隨著 SoC 設計的復雜性與日俱增，SoC 的系統級功耗估算的重要性顯著提高。系統級 RTL 功耗分析有助于在設計階段的早期確定最壞情況下的系統功耗方案。RTL 功耗分析工具有助于分析大型設計的功耗，并且與門級分析相比，提供數據的速度要快得多。

.lib、FSDB/SAIF/STW/QWAVE

或SPEF等文件中的輸入數據如果存在問題，則針對大型系統的功耗估算可能造成嚴重的延遲（圖 1）。用戶可以插入檢查點檢查數據完整性來標記這些問題。這些檢查點有助于在用戶偏離目標太遠之前提前捕捉并修復問題，并且可以嘗試生成一次正確的功耗數據，從而節省浪費在失敗的嘗試上的大量時間。

圖 1：舊方法

在設計構建和原型階段擁有一種自動輸入限定方法來執行各種數據完整性檢查，這一點至關重要。這將確保在更快的迭代中，輸入數據仍具有高保真度，并產生具有相關性的功耗數據。 西門子 EDA 的 PowerPro 解決方案為 RTL 設計人員提供了全面的功能集來實現低功耗設計。PowerPro 提供適用于 RTL 和門級設計的功耗估算、可在 RTL 開發期間快速查找功耗問題的早期功耗檢查，以及可優化功耗設計的時鐘和內存門控（圖 2）。

圖 2：新方法

審核編輯：湯梓紅