吴忠躺衫网络科技有限公司

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

干貨 | 在高速PCB設計時,打孔包地能否解決串擾問題?

溫柔WR ? 來源:溫柔WR ? 作者:溫柔WR ? 2023-10-08 17:39 ? 次閱讀

工程界常常使用保護地線進行隔離,來抑制信號間的相互干擾。的確,保護地線有時能夠提高信號間的隔離度,但是保護地線并不是總是有效的,有時甚至反而會使干擾更加惡化。使用保護地線必須根據實際情況仔細分析,并認真處理。

wKgZomUhcHmARnT5AAH3KSKtfZI454.png

保護地線是指在兩個信號線之間插入一根網絡為GND的走線,用于將兩個信號隔離開,地線兩端打GND過孔和GND平面相連,如圖所示。有時敏感信號的兩側都放置保護地線。

wKgZomUhcHqASEhYAACXqcwtvWg357.png

要想加入保護地線,首先必須把兩個信號線的間距拉開到足以容納一根保護地線的空間,由于拉開了信號線的間距,即使不插入保護地線,也會減小串擾。插入保護地線會有多大的作用?

01低頻模擬信號包地

我們來看表層微帶線情況下串擾的大小。假設走線是50Ω阻抗控制的,線寬為6mil,介質厚度為3.6mil,介電常數為4.5。并假設兩路信號都是載波頻率為30Mhz,帶寬為2Mhz的模擬信號。

下圖顯示了三種情況下的遠端串擾情況。當線間距為6mil時,由于兩條線緊密耦合,遠端串擾較大。把間距增加到18mil,遠端串擾明顯減小。進一步,在兩條線之間加入保護地線,地線兩端使用過孔連接到地面,遠端串擾進一步減小。

wKgaomUhcHqAasokAAEpyiXBWOQ273.png

對于低頻模擬信號之間的隔離,保護地線的確很有用。這也是很多低頻板上經常見到的“包地”的原因。但是,如果需要隔離的數字信號,情況會有所不同。

我們分表層微帶線和內層帶狀線兩種情況來討論保護地線對數字信號的隔離效果。以下討論我沒假定PCB走線都是50Ω阻抗控制的。

表層走線

仍然使用上面的表層走線疊層結構,線寬為6mil,介質厚度為3.6mil,介電常數為4.5。攻擊信號為上升時間Tr=200ps的階躍波形。考慮以下三種情況下的近端串擾和遠端串擾的情況,如下圖所示,其中耦合段長度為2000mil。

wKgZomUhcHuAAO9_AADS2pP6Hiw788.png

Case1:兩條走線間距gap=1w(w=6mil表示線寬);

Case2:兩條走線間距gap=3w,僅僅拉大道能夠放下一條保護線的間距,但不適用保護線;

Case3:兩條線間距gap=3w,中間使用保護地線,并在兩端打GND過孔。

下圖顯示了三種情況下串擾波形,無論是近端串擾還是遠端串擾,走線間距從1w增加到3w時,串擾都明顯減小。

在此基礎上,走線間插入保護地線,串擾如下圖中Case 3所示,相比Case 2,插入保護地線,不但沒有起到進一步減小串擾的作用,反而增大了串擾噪聲。

wKgaomUhcHuAc6BQAAEAgriWtzg405.png

這個例子表明,拉開走線間距是最有效的減小串擾的方法。保護地線如果使用不當,可能反而會惡化串擾。買元器件現貨上唯樣商城

因此,在使用保護地線時,需要根據實際情況仔細分析。保護地線要想起到應有的隔離作用,需要再地線上添加很多GND過孔,過孔間距應小于1/10λ,如圖所示。λ為信號中最高頻率成分對應的波長。

wKgZomUhcHyAchT4AAGc-F81t_I345.png

內層走線

對于內層走線,如下圖所示:

wKgaomUhcH2AX_XKAABQsy3Bb4o808.png

介電常數為4.5,阻抗為50Ω。考慮到下圖三種情況。攻擊信號為上升時間Tr=200ps的階躍波形,入射信號幅度500mv,耦合長度為2000mil,近端串擾如圖所示,加入了保護地線,近端串擾從3.44mV進一步減小到了0.5mV。信號隔離度提高了16B。對于內層走線,加入保護地線能夠獲得更大的隔離度。

wKgZomUhcH2AWRkWAAEhJRrb_8A548.png

對于表層走線來說,使用密集型的GND過孔,對提升隔離效果是有好處的。但是,對于內層走線來說,使用密集型的GND過孔幾乎得不到額外的好處,下圖對比了GND過孔間距為2000mil(保護地線兩端打GND過孔)和GND過孔間距為400mil時的近端串擾情況,串擾量幾乎沒有變化。

wKgaomUhcH6ATmF1AAERkaRn5lk626.png


間距增加到5w時情況如何?

wKgZomUhcH6AKsR2AAHK38-utD4105.png

當走線間距進一步加大,保護地線仍保持在6mil的線寬時,對于表層走線來說,保護地線的作用減小。在下圖中,兩條線間距拉到5w時,兩種情況下近端串擾和遠端串擾量和不使用保護地線情況相當,沒有明顯改善。

因此,對于表層走線來說,走線間距很大時,中間再加入保護地線,幾乎沒有什么效果,如果處理不好反而會使串擾惡化。

對于內層走線來說,保護地線仍然會起很大作用。如下圖,內層間距為5W,兩種情況下近端串擾噪聲波形如圖。中間加入了保護地線,能明顯改善近端串擾。

wKgaomUhcH-AUiW8AAGKnf-swsU599.png

02結論

1)保護地線對低頻模擬信號的隔離通常都是有效的。但是在數字信號之間的保護走線并不是那么有用,有時反而會使情況更惡化。


2)對于表層走線,如果保護地線的GDN孔間距很大,可能會使串擾更加嚴重,必須使用非常密集的GND孔才能起到隔離的效果。


3)對于內層走線,保護地線可以減小近端串擾。

審核編輯 黃宇

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • pcb
    pcb
    +關注

    關注

    4326

    文章

    23161

    瀏覽量

    399984
  • 地線
    +關注

    關注

    10

    文章

    220

    瀏覽量

    26868
  • 串擾
    +關注

    關注

    4

    文章

    189

    瀏覽量

    26995
收藏 人收藏

    評論

    相關推薦

    高速PCB設計EMI防控手冊:九大關鍵步驟詳解

    的關注。據統計,幾乎60%的EMI問題都可以通過優化高速PCB設計來解決。本文將詳細介紹高速PCB設計解決EMI問題的九大規則,幫助工程師們
    的頭像 發表于 12-24 10:08 ?167次閱讀

    100M到200M的ADCPCB設計時,要進行嚴格的阻抗匹配嗎?

    100M到200M的ADCPCB設計時,要進行嚴格的阻抗匹配么
    發表于 12-06 06:50

    精密ADS1263PCB設計時芯片底部需要鋪銅接地嗎?

    精密ADC ADS1263PCB設計時,芯片底部需要鋪銅接地嗎?
    發表于 11-28 08:33

    博眼球還是真本事?參考平面不完整信號反而好

    PCB走線的也是除了我們關心的損耗之外信號質量重要的影響因素,的原理以往的文章中已經
    發表于 11-11 17:27

    博眼球還是真本事?參考平面不完整信號反而好

    改善的設計方法據說有兩種:很多人知道的方法:信號線之間通過“地”改善……幾乎只有高速
    的頭像 發表于 11-11 17:26 ?293次閱讀
    博眼球還是真本事?參考平面不完整信號<b class='flag-5'>串</b><b class='flag-5'>擾</b>反而好

    高速PCB設計指南

    如今,可以認為大多數PCB存在某種類型的信號完整性問題的風險,這種問題通常與高速數字設計相關。高速PCB設計和布局專注于創建不易受信號完整性、電源完整性和EMI/EMC問題影響的電路板
    的頭像 發表于 10-18 14:06 ?935次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB設計</b>指南

    專業PCB設計,高速PCB設計,PCB設計外包, PCB Layout,PCB Design,PCB畫板公司,PCB設計公司,迅安通科技公司介紹

    專業PCB設計,高速PCB設計,PCB設計外包, PCB Layout,PCB Design,
    發表于 10-13 15:48

    OPA29U作為電荷放大器,PCB設計時如何設計保護環?

    OPA29U作為電荷放大器,PCB設計時如何設計保護環,如果正想輸入端不接地而是接在一個2.5V上是否可以,這種情況下如何設計保護環?
    發表于 09-26 06:41

    高頻電路設計中的問題

    高頻電路的精密布局中,信號線的近距離平行布線往往成為引發“”現象的潛在因素。,這一術語描述的是未直接相連的信號線間因電磁耦合而產生
    的頭像 發表于 09-25 16:04 ?356次閱讀

    信號的介紹

    信號(Crosstalk)是指在信號傳輸過程中,一條信號線上的信號對相鄰信號線產生的干擾,這種干擾是由于電磁場耦合或直接電容、電感耦合引起的。根據耦合類型和位置的不同,信號主要
    的頭像 發表于 09-12 08:08 ?1486次閱讀
    信號的<b class='flag-5'>串</b><b class='flag-5'>擾</b>介紹

    高速pcb與普通pcb的區別是什么

    的區別,包括設計原則、材料選擇、制造工藝和性能特點等方面。 一、設計原則 1. 信號完整性(Signal Integrity,SI):高速PCB設計需要關注信號完整性,以確保信號傳輸過程中的穩定性
    的頭像 發表于 06-10 17:34 ?1997次閱讀

    FPGA的sata接口設計時需要注意哪些問題

    。 信號完整性 : SATA接口使用差分信號傳輸,對信號完整性要求較高。PCB設計時,需要注意差分對的阻抗匹配、走線長度和間距等問題,以減少信號衰減、反射和等問題。 電源和散
    發表于 05-27 16:20

    談談高速PCB設計中的打孔地與

    工程界常常使用保護地線進行隔離,來抑制信號間的相互干擾。的確,保護地線有時能夠提高信號間的隔離度,但是保護地線并不是總是有效的,有時甚至反而會使干擾更加惡化。
    的頭像 發表于 05-01 15:10 ?921次閱讀
    談談<b class='flag-5'>高速</b><b class='flag-5'>PCB設計</b>中的<b class='flag-5'>打孔</b><b class='flag-5'>包</b>地與<b class='flag-5'>串</b><b class='flag-5'>擾</b>

    嵌入式開發中引起的原因是什么?

    電路布線常會有的風險,最后簡單說明幾個減小串的方法,常見增大走線間距、使兩導體的有風險的區域最小化、相鄰層走線時傳輸線互相彼此垂直
    發表于 03-07 09:30 ?1877次閱讀
    嵌入式開發中引起<b class='flag-5'>串</b><b class='flag-5'>擾</b>的原因是什么?

    PCB設計中的是什么意思?如何減少PCB設計中的呢?

    幾乎所有電子設備的制造過程都使用焊料,通過焊料將電子元器件與PCB連接起來。以前,通常選用的都是有焊料,但是目前,最受歡迎的應該是無鉛焊料。
    的頭像 發表于 02-27 17:29 ?1959次閱讀
    <b class='flag-5'>PCB設計</b>中的<b class='flag-5'>串</b><b class='flag-5'>擾</b>是什么意思?如何減少<b class='flag-5'>PCB設計</b>中的<b class='flag-5'>串</b><b class='flag-5'>擾</b>呢?
    国际娱百家乐的玩法技巧和规则| 澳门百家乐官网经| 百家乐官网有没有稳赢| 博彩论坛网| sz新全讯网网址2290| 做生意讲究风水吗| 大发888开户注册首选| 太阳城娱乐城88| 大发888游戏软件下载| 大连娱网棋牌官网| 大发888真钱赌场娱乐网规则| 金龙棋牌下载| 优博平台网址| 百家乐官网怎么压对子| 网上百家乐官网有人赢过吗| 百家乐官网下注瀛钱法| 百家乐官网棋牌交友| 百家乐官网谁能看准牌| 24山向吉凶水法| 百家乐娱乐优惠| 大发888官网 df888ylcxz46| 鼎龙娱乐城| 玩百家乐官网如何硬| 做生意门口朝向| 包赢百家乐的玩法技巧和规则| 威尼斯人娱乐城代理申请| 金沙国际娱乐城| 百家乐官网如何破解| 百家乐官网博娱乐网提款速度快不| 澳门百家乐登陆网址| 大发888游戏代充值100| 金堂县| 澳门百家乐官网网上赌博| 百家乐最佳投注法下载| 天津水果机遥控器| 易门县| 百家乐官网游戏唯一官网网站| 百家乐赌博平台| bet365娱乐场| 太阳城百家乐官网出千技术| 免费百家乐统计软件|