1. TTL電路基本原理

要實現輸出電平在0/1之間變換，需要三極管的數量最少只需要一個，而TTL電路使用了4個三極管，用較多的器件去實現相同的功能，必定要有性能上的提升，否則這種電路設計就是一種浪費。對于TTL電路而言，使用成倍的器件需要換來的性能包括以下幾點：

a. 提高開關速率

b. 提高帶載能力

c. 提高抗干擾性

圖1

TTL電路如圖1所示，當輸入A/B有一個為低電平時（假設為0V），T1管的基極被鉗位到0.7V，不足以使得T2、T4管導通，所以T2的集電極電位為高，T3導通，Vout輸出為高。當A/B輸入都是高電平時（假設為3.6V），則T1的基極電壓為4.3V，該電壓可以使T2、T4飽和導通，從而T1的基極電位被鉗位在2.1V（三個PN結的壓降），T4導通后，T4的基極電位為0.7V，T2此時為飽和導通，導致T3的基極電位大概為1V左右，這個電壓不足以使得T3和二極管D同時導通，故Vout輸出為低電平。

在TTL電路中，使用推挽輸出目的是為了增強帶載能力；二極管D可以砸T4導通時，防止T3導通導致T3、T4直通；T2的設置主要是為了給T3、T4提供驅動。在Vout由低變高時，T2的基極電荷在T1的作用下被迅速抽走，關斷比較快，T2關斷，T3即打通。但是T4的基極電荷只能通過R4放電，導致T4關斷得比較慢，如此以來，就有一小段T3、T4直通的時間，因此需要增加電阻R3限制短路電流。

2. 為什么T2、T4為飽和導通

首先看T4，T4導通時，其基極電壓為0.7V，輸出端與后級電路匹配時，Vout通過下一級的R1、T1的發射結上拉到VCC，這個集電極電阻足以使其飽和導通（不行就設置好R1的阻值）。T2是必須要飽和導通的，因為T2工作在放大區會使Vout的輸出具有不確定性(影響T3的基極電位)，T2的飽和導通是由其基極電流保證的。如前述，T2導通時，T1的發射結反偏，集電結正偏，三極管T1工作在倒置態。此時T2基極電流與T1基極電流相當，設置R1即可保證使2飽和。

3. 如何理解三極管T1的倒置工作狀態

隨便翻開一本教材或者TTL的資料，都會寫三極管T1在輸入為高電平的時候，處于倒置放大的工作狀態，這種感覺好像是電路設計者精心這么設計的，故意使用三極管的倒置放大來實現什么目的，但對為什么這么用又沒有下文。實際上，這只是對三極管工作狀態的一種客觀描述。我建議教材不要單獨把這個狀態單獨強調一下，沒有什么用還容易誤導人，除非把龔總原理給講清楚。得出以上結論的理由如下：

首先，三極管各個級之間是有寄生電容的，當三極管由導通變為截止時，先要把基極的電荷給放掉，這個放電過程需要時間，直接影響三極管的開關速度，這是前提。

采用TTL電路的解法時，當輸入為高電平時，T1倒置放大，T2的飽和由R1保證；當輸入由高變低時，T1的基極被鉗位到0.7V，由于T2、T4關斷需要時間，T1的集電極電位仍保持在1.4V，因此，T1處于放大狀態，可以迅速地抽取T2基極的電荷，使T2迅速關斷。如果換一種接法，讓T1的集電極作為輸入，如圖2所示：

圖2

當T1的輸入為高時，T1的基極電位為2.1V，集電結反偏，發射結正偏，該電流可以使得T2飽和導通。當T1的輸入由高變低時，T1的基極電位為0.7V，發射極電位為1.4V，T1處于倒置放大狀態，此時T2的基極電流顯然要小于T1處于放大區的電流，因此T2需要更長的時間關斷，影響了其開關速度。

通過以上說明可以發現，T1是否工作在倒置放大無需額外說明，哪種接法能提供更快的開關速度才是關鍵。

4. 電平門限計算

TTL電平門限也是沒有標準的，因廠家而異，但也需要滿足一定的范圍，以圖1電路為例，計算如下。

輸出高電平：

如果輸入電平由高逐漸降低時，降到0.7V，T4會先關閉，T2仍然導通，此時假設R4的電壓為臨界值0.7V，則，T3的基極電壓為：

因此，有：

輸出低電平視飽和程度，取最大不超過0.4V。

輸入低電平：

輸入為低時，輸出應為高，前面已經分析，要使輸出為高，臨界條件為T4剛關閉時，此時輸入不應超過1.4V。假如以不以T2導通為標準，則輸入低電平最大不應超過0.7V。

輸入高電平：

按前述分析，輸入高電平最低不應低于1.4V。