讀《春宵》這首詩，里面寫到 “春宵一刻值千金，花有清香月有陰。歌管樓臺聲細細，秋千院落夜沉沉。” 所謂花香般的歲月靜好，不過是春宵一刻通宵達旦努力的結果。否則遠處的樓臺上，歌舞升平，觥籌交錯，歡宵達旦，近處的自家庭院中，萬籟俱寂，夜色沉沉。

想想買保險產品的時候，各種產品選的是頭暈眼花，腦子里整天就想著對比兩個字。空間應用首要考慮的因素就是可靠性，要保險的產品，而不僅僅是給產品買保險，所以更需要對比。

值此良辰，貧道著重介紹FPGA宇航應用下的抗輻照刷新方案，主要分為外部刷新方案和內部刷新方案，從多個角度進行了對比，大家可根據自己的產品適用場景，借以參考。

以Xilinx FPGA/PSOC舉例，CONFIG電路比較復雜，接口包括SelectMAP、JTAG、PCAP和ICAP。CONFIG寄存器包括狀態寄存器STAT、CTL0、CMD、FAR、FDRI、COR1、CRC和FDRO等。CONFIG電路通過FDRI和FDRO兩個寄存器對Configuration Memory進行讀寫，來實現刷新、回讀等功能。CONFIG電路支持Built-in Readback CRC和Frame ECC功能。

圖1 FPGA CONFIG電路框圖

01外部刷新方案

圖2 外部刷新框圖

1.1外部刷新功能介紹

外置Scrubber芯片主要用于SRAM型FPGA的刷新（壓縮刷新），通過監測并定時刷新FPGA，削減單粒子的累積效應。外置Scrubber芯片可以支持多種FPGA或PSOC，以增強其通用性。

外置Scrubber芯片還可以支持多種類型的存儲器，包括異步NOR FLASH、QSPI FLASH、NAND FLASH、PROM。可以支持多種用戶接口，比如串行SPI接口、UART接口、CAN接口、1553B接口等。通過用戶接口對FLASH進行編程、擦除、校驗、回讀等操作。這些用戶接口和其他單機連接，用來實現在軌重構和單機系統工作狀態檢測。

外置Scrubber芯片還可以做到支持用戶自定義的功能，從而支持更多的應用場景。

使用簡單（可固定功能不需要額外開發）、應用場景廣泛（支持用戶自定義功能）、單顆芯片PCB尺寸更小（反熔絲方案需要兩片器件來實現）、功能豐富等優點，使得外置Scrubber方案成為客戶很理想的選擇。

1.2可靠性保障

空間應用從可靠性角度出發，Scrubber、FPGA和存儲器應該盡量選擇宇航級器件。各宇航級元器件常見的抗輻照參數如下，供參考。

1）Scrubber

TID≥100Krad（Si）

SEL≥75MeV.cm2/mg

SEU≥ 37MeV.cm2/mg

2） FPGA

TID≥100Krad（Si）

SEL≥75MeV.cm2/mg

SEFI≥ 37MeV.cm2/mg或者1E-7 upset/device/day

SEU各資源閾值普通比較低，主要考慮截面數據。需要通過刷新和三模冗余進行加固。

3） 存儲器

TID≥100Krad(Si) (讀寫模式)

SEL≥75MeV·cm2/mg

SEU≥37MeV·cm2/mg(讀模式）或者達到E-12 upset/位/天(讀模式）

當元器件滿足以上指標時，那么整個外部刷新方案可靠性會非常高，沒有薄弱環節。為什么這么說呢？刷新本身的作用是來消除FPGA CRAM中的SEU累積，但是如果刷錯地址，那么會造成CRAM數據大面積出錯，導致FPGA功能異常甚至出現大電流。

首先就得保證存儲器里面的數據不會出錯，除了依靠元器件自身可靠性，還可以增加主備份來提高可靠性。其次得保證Scrubber本身不會發生SEU，否則也可能會刷錯。最后還得保證FPGA沒有發生SEFI，也就是說Selectmap接口以及COFIG關鍵寄存器不能錯，否則也可能會刷錯。

02內部刷新方案

2.1Build-in Readback CRC

Xilinx 7series FPGA支持Built-in Readback CRC功能，可以糾正type0幀中，每一幀數據中的1bit錯誤。Readback CRC會對FPGA的CRAM進行周期性的掃描，并計算出CRC值和Golden或者PRE_COMPUTED指定的值進行比較。如果發現異常，根據POST_CRC_ACTION約束來執行SEU Correction，Halt或者Continue。

圖3 Built-in Readback CRC工作流程圖

約束示例如下：

set_property POST_CRC_SOURCE FIRST_READBACK | PRE_COMPUTED [current_design]
set_property POST_CRC_INIT_FLAG ENABLE [current_design]
set_property POST_CRC ENABLE [current_design]
set_property POST_CRC_ACTION CORRECT_AND_CONTINUE [current_design]
set_propertyPOST_CRC_FREQ6[current_design]

圖4 SEM IP結構

Xilinx在Bulit-in Readback CRC基礎之上，結合ICAP和FRAEM ECC功能，開發了一款SEM IP，用來糾正CRAM SEU。如下表所示，SEM IP總共支持3種Correction Mode。

表1 SEM IP Correction Mode

SEM IP的故障消除時間間隔，以7K325T為例，ICAP 66Mhz，Scan+Replace+Classify整個全部流程下來， 糾正one frame的mitigation latency為20.197ms。

03綜合比較

3.1效率

以7K325T為例，采用一般外部刷新方案，刷新接口采用SelectMapx8，cclk為10Mhz的情況下，器件刷新時間大約為1s，也就是說每一幀的刷新間隔最快是1s。

由于ICAP接口時鐘可達最多100Mhz，且數據位寬采樣32bit，因此SEM mitigationlatency更小。其次本文給出的例子是計算one frame的mitigation latency，如果出錯的frame越多，那么mitigation latency也就越大。空間環境越惡劣，輻照通量越大的情況下，SEM的效率會明顯降低。

外部刷新方案也可以采用一些措施來提高刷新效率，比如可以采用提高CCLK頻率，增加SelectMap接口位寬或者支持壓縮刷新等。

3.2SEFI監測

外部刷新方案支持FPGA SEFI監測功能，并且針對不同種類的SEFI，采取不同的應對措施。根據PG036描述，SEM IP不能支持FPGA SEFI的監測。對于SRAM型FPGA，如果在die層面沒有做過SEFI加固的話，那么使用SEM IP將會有潛在的SEFI風險。

3.3在軌重構

SEM IP不能支持對外部存儲器的編程，SEM IP運行在FPGA中，空間應用下通過FPGA去重構存儲器（地面方案）可靠性比較低。如果想重構存儲器，需要額外加一片反熔絲或者Flash-Hardened FPGA。那既然使用了反熔絲器件，那為啥不選擇設計外部刷新呢？

此外SEM IP Repalce Corrrection對外部存儲器的支持僅限于SPI FLASH，使用場景受限。

3.4資源消耗

SEM IP需要額外消耗FPGA資源，這會帶來潛在的影響。首先是IO可能占用多達56個IO，以7K325T為例總共user io是500個，占比達到11.2%，當IO資源緊張的情況下，可能無法使用。然后考慮內部資源，普遍上用戶使用FPGA資源消耗都很高，而且還需要做三模冗余設計，SEM IP需要消耗額外的資源，這對FPGA軟件設計本身來說增加了復雜度和難度。

表2 SEM IP內部資源消耗情況

3.5刷新可靠性說明

SEM IP是使用FPGA內部的邏輯資源來實現的，自身也存在被單粒子打翻的可能，且一旦打翻可能造成對CRAM的誤判斷和誤糾錯，從而導致FPGA整體功能異常，更嚴重的是會導致FPGA產生大電流。因此需要對SEM IP進行監測，一旦發生異常，立馬對FPGA進行重新加載。

關于外部刷新和內部刷新可靠性對比試驗，國外有一些Paper講這個事情。本人目前還沒有參與相關的輻照試驗，因此不好給結論。摘抄一些Paper中的觀點，僅供參考。

摘自一份學術報告《Experimental study on Soft Error Mitigation Core (SEM) efficiency》

摘自《Effectiveness of Internal vs. External SEU Scrubbing Mitigation Strategies in a Xilinx FPGA: Design, Test, and Analysis》。

文章從Cross Section Analysis和Resource Analysis兩個角度進行分析，最終得到結論，描述是這樣的：

“In accordance to the fact that the NASNGSFC scrubber has the ability to correct any number of errors it has been shown that the NASNGSFC has improved performance over the Xilinx Scrubber”。

戰術總結

最近剛給自己F5了一波奧密克戎抗體，就迫不及待的給各位兄弟姐妹分享了SRAM型FPGA刷新方案，在下一篇中接著聊SRAM型FPGA的三模冗余設計，各位老鐵，還不抓緊點擊一波關注！你們的點贊可是我前進的動力!