吴忠躺衫网络科技有限公司

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何給每個RM添加約束?

FPGA技術(shù)驛站 ? 來源:FPGA技術(shù)驛站 ? 2023-08-17 09:23 ? 次閱讀

在常規(guī)非DFX(DynamicFunction eXchange)的Vivado設(shè)計(jì)中,我們可能會碰到給某一個指定的模塊添加特定的約束。這時一個簡單的方法就是將這些約束單獨(dú)寫在一個.xdc或.tcl文件中,然后將其添加到Vivado工程中,并將該約束文件的屬性SCOPE_TO_CELLS設(shè)定為目標(biāo)模塊。如果該模塊在設(shè)計(jì)中被多次實(shí)例化,不管這些實(shí)例化模塊在設(shè)計(jì)中的層次如何,此時可設(shè)置該約束文件的屬性SCOPE_TO_REF,如下圖所示。這里我們就能理解對于一個cell其屬性NAME和REF_NAME的區(qū)別:前者是實(shí)例化后的名字,后者為引用名(可以理解為Verilog的module name或VHDL的entityname)。另外,需要特別注意的是使用上述方法時,在.xdc或.tcl文件中的約束其施加的對象是以該指定模塊作為頂層的而不是以實(shí)際工程的頂層作為頂層。如果采用Non-Project模式,那么可以通過read_xdc讀入約束文件,然后通過set_property命令指定約束文件的屬性SCOPE_TO_CELLS或者SCOPE_TO_REF。

2a0138ba-3c92-11ee-ac96-dac502259ad0.png

在DFX設(shè)計(jì)中,我們也會碰到類似的情形,即給同一個RP(Reconfigurable Partition)下的不同RM(Reconfigurable Module)添加不同的約束。這時要考慮幾個因素:同一個RP下不管有幾個RM,在設(shè)計(jì)中均對應(yīng)同一個實(shí)例化的名字。這意味著不能僅僅通過SCOPE_TO_CELLS將這些約束對應(yīng)到不同的RM上。另外,每個RM只有在自身對應(yīng)的configuration上才有效,所以要保證在這個configuration上對應(yīng)的RM的約束也要有效。從下圖可以看到,當(dāng)前這個DFX設(shè)計(jì)中有一個RP,名字為圖中紅色方框所示,該RP下有兩個RM,分別為rp1rm1和rp1rm2。

2a176a72-3c92-11ee-ac96-dac502259ad0.png

基于上圖所示DFX設(shè)計(jì),現(xiàn)在我們要分別對rp1rm1和rp1rm2添加不同的約束。這里我們先介紹一下DFX設(shè)計(jì)的約束管理模式。在DFX設(shè)計(jì)中,約束是按configuration分組的。這是因?yàn)椴煌腸onfiguration對應(yīng)不同的RM。但不管有幾個configuration,都會有主約束,也就是ParentRun對應(yīng)的約束,默認(rèn)在constrs_1下。主約束包括:頂層IO約束(管腳分配/電平設(shè)置/input delay/output delay)、全局時鐘周期約束和每個RP的Pblock信息。主約束在運(yùn)行Parent Run時生效,并在運(yùn)行結(jié)束之后鎖定靜態(tài)區(qū)時一同被鎖定,因此,后續(xù)的ChildRun會直接獲得這些約束信息不需要重寫一遍。默認(rèn)情況下,Child Run并沒有單獨(dú)的ConstraintSet,也就沒有單獨(dú)的約束文件。如果要針對RM施加約束,而RM又出現(xiàn)在Child Run,就要建立新的Constraint Set,這需要如下幾個步驟完成。

第一步:創(chuàng)建與指定RM相關(guān)的約束,這些約束應(yīng)放在單獨(dú)的.xdc文件中。

第二步:創(chuàng)建新的Constraint Set,并將第一步創(chuàng)建的約束文件添加到該Constraint Set下。

除了Parent Run之外,有幾個ChildRun,如果這些Child Run里的RM又需要單獨(dú)約束,那么就要創(chuàng)建幾個Constraint Set。創(chuàng)建ConstraintSet的方法如下圖所示。

2a385ab6-3c92-11ee-ac96-dac502259ad0.png

第三步:運(yùn)行DFX Wizard到EditConfiguration Runs界面,如下圖所示。在對應(yīng)的Constraints列選擇相應(yīng)的Constraint Set,如圖中紅色方框所示。

2a53e57e-3c92-11ee-ac96-dac502259ad0.png

2a73b8f4-3c92-11ee-ac96-dac502259ad0.png

在Design Run窗口中就能看到相應(yīng)的ChildRun對應(yīng)的Constraint Set,如下圖中的紅色方框所示。如果沒生效,要確保ChildRun的Property APPLY_CONSTRSET被勾選。

2a9dd36e-3c92-11ee-ac96-dac502259ad0.png

2ab68260-3c92-11ee-ac96-dac502259ad0.png

上述過程針對的是Vivado Project模式。在Non-Project模式下,當(dāng)運(yùn)行rp1rm2對應(yīng)的Configuration時,要先打開鎖定靜態(tài)區(qū)布線信息的dcp(在這個dcp中,RP均為黑盒子),然后加載對rp1rm2OOC綜合生成的dcp,這個過程結(jié)束之后即可通過read_xdc讀入針對rp1rm2的約束文件。

針對RM的約束文件,通常要設(shè)定以下幾個屬性:PROCESSING_ORDER,SCOPED_TO_CELLS和USED_IN,如圖中紅色方框所示。

2ae3aaf6-3c92-11ee-ac96-dac502259ad0.png

審核編輯:湯梓紅
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 文件
    +關(guān)注

    關(guān)注

    1

    文章

    570

    瀏覽量

    24822
  • 命令
    +關(guān)注

    關(guān)注

    5

    文章

    696

    瀏覽量

    22108
  • 約束
    +關(guān)注

    關(guān)注

    0

    文章

    82

    瀏覽量

    12772
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    815

    瀏覽量

    66887
收藏 人收藏

    評論

    相關(guān)推薦

    時序約束實(shí)操

    添加約束的目的是為了告訴FPGA你的設(shè)計(jì)指標(biāo)及運(yùn)行情況。在上面的生成約束之后,在Result àxx.sdc中提供約束參考(請注意該文件不能直接添加
    的頭像 發(fā)表于 04-28 18:36 ?2412次閱讀
    時序<b class='flag-5'>約束</b>實(shí)操

    FPGA主時鐘約束詳解 Vivado添加時序約束方法

    在FPGA設(shè)計(jì)中,時序約束的設(shè)置對于電路性能和可靠性都至關(guān)重要。在上一篇的文章中,已經(jīng)詳細(xì)介紹了FPGA時序約束的基礎(chǔ)知識。
    發(fā)表于 06-06 18:27 ?1.1w次閱讀
    FPGA主時鐘<b class='flag-5'>約束</b>詳解 Vivado<b class='flag-5'>添加</b>時序<b class='flag-5'>約束</b>方法

    如何每個RM添加約束?對RM添加約束的步驟有哪些呢?

    在常規(guī)非DFX(Dynamic Function eXchange)的Vivado設(shè)計(jì)中,我們可能會碰到某一個指定的模塊添加特定的約束
    的頭像 發(fā)表于 08-17 09:22 ?846次閱讀
    如何<b class='flag-5'>給</b><b class='flag-5'>每個</b><b class='flag-5'>RM</b><b class='flag-5'>添加</b><b class='flag-5'>約束</b>?對<b class='flag-5'>RM</b><b class='flag-5'>添加</b><b class='flag-5'>約束</b>的步驟有哪些呢?

    時序約束

    那位高人指點(diǎn)一下啊,怎么差分時鐘添加時序約束
    發(fā)表于 08-08 20:58

    如何使用ucf約束文件為輸入數(shù)據(jù)添加一個小延遲?

    如何使用ucf約束文件為輸入數(shù)據(jù)添加一個小延遲?我試圖為來自名為“chana_rd”的引腳的輸入數(shù)據(jù)添加一個小延遲,如何添加此延遲?另外,我對chana_rd有一個
    發(fā)表于 03-28 12:03

    怎么才能刪除自動添加的時序約束

    我使用時鐘發(fā)生器ip來生成幾個時鐘。但是當(dāng)我生成比特流時,XPS會產(chǎn)生錯誤:錯誤:未滿足3個約束。通過讀取Timing約束,可以自動添加一些constainsts有沒有人告訴我如何解決這個問題?謝謝。
    發(fā)表于 11-04 08:44

    FPGA上設(shè)計(jì)系統(tǒng)應(yīng)該添加任何約束嗎?

    我的原理圖中,我檢查了所有子模塊的時鐘都沒有緩沖區(qū)。圖中的藍(lán)線是我的時鐘。我應(yīng)該添加任何約束嗎?我為所有頂級模塊的輸入和輸出添加了時序約束
    發(fā)表于 05-22 09:22

    怎樣FPGA邏輯電路添加約束標(biāo)簽?zāi)?/a>

    :如代碼中所述,我們在這里mem添加約束屬性ram_style,要求在實(shí)現(xiàn)時用uram來實(shí)現(xiàn)。對應(yīng)生成的Verilog文件如下所示:在生成的Verilog代碼里我們可以看到,memCtrl_mem
    發(fā)表于 07-22 14:28

    FPGA開發(fā)之時序約束(周期約束

    時序約束可以使得布線的成功率的提高,減少ISE布局布線時間。這時候用到的全局約束就有周期約束和偏移約束。周期約束就是根據(jù)時鐘頻率的不同劃分為
    發(fā)表于 02-09 02:56 ?739次閱讀

    添加時序約束的技巧分析

    一般來講,添加約束的原則為先附加全局約束,再補(bǔ)充局部約束,而且局部約束比較寬松。其目的是在可能的地方盡量放松
    發(fā)表于 11-25 09:14 ?2621次閱讀

    混合搜索的含邏輯“與”“或”的RM優(yōu)化算法

    相對于標(biāo)準(zhǔn)約束優(yōu)化問題,廣義約束優(yōu)化問題(或稱析取優(yōu)化問題1的等式或不等式約束條件中不僅包含邏輯與關(guān)系,還含有邏輯或關(guān)系.單調(diào)速率(RM)優(yōu)化問題是廣義
    發(fā)表于 12-25 17:13 ?0次下載
    混合搜索的含邏輯“與”“或”的<b class='flag-5'>RM</b>優(yōu)化算法

    如何理解和使用做FPGA設(shè)計(jì)時的過約束

    約束(overconstraint) 所謂過約束,就是目標(biāo)時鐘一個超過其設(shè)定運(yùn)行頻率的約束。比如實(shí)際運(yùn)行的時鐘頻率是100MHz,我們在給這個時鐘
    的頭像 發(fā)表于 03-29 11:56 ?5953次閱讀
    如何理解和使用做FPGA設(shè)計(jì)時的過<b class='flag-5'>約束</b>?

    如何在Vivado中添加時序約束

    前面幾篇文章已經(jīng)詳細(xì)介紹了FPGA時序約束基礎(chǔ)知識以及常用的時序約束命令,相信大家已經(jīng)基本掌握了時序約束的方法。
    的頭像 發(fā)表于 06-23 17:44 ?2519次閱讀
    如何在Vivado中<b class='flag-5'>添加</b>時序<b class='flag-5'>約束</b>

    如何在Vivado中添加時序約束呢?

    今天介紹一下,如何在Vivado中添加時序約束,Vivado添加約束的方法有3種:xdc文件、時序約束向?qū)В–onstraints Wiza
    的頭像 發(fā)表于 06-26 15:21 ?4320次閱讀
    如何在Vivado中<b class='flag-5'>添加</b>時序<b class='flag-5'>約束</b>呢?

    如何TPU-MLIR添加新的算子

    如何TPU-MLIR添加新的算子
    的頭像 發(fā)表于 08-18 11:29 ?756次閱讀
    如何<b class='flag-5'>給</b>TPU-MLIR<b class='flag-5'>添加</b>新的算子
    大发888最新网站| 宾川县| 百家乐官网赌博策略论坛| 玩百家乐新太阳城| 六合彩脑筋急转弯| 悦榕庄百家乐官网的玩法技巧和规则| 永利百家乐赌场娱乐网规则| 新利88网上娱乐| 大集汇百家乐官网的玩法技巧和规则| 玩百家乐请高手指点| 网上玩百家乐官网犯法| 百家乐分析绿色版| 走地| 百家乐官网哪条路准| 百家乐特殊计| 视频百家乐官网平台出租| 百家乐五湖四海娱乐| 百家乐官网对子赔率| 百家乐美食坊| 百家乐官网怎样发牌| 怎么玩百家乐能赢钱| 最新博彩论坛| 百家乐游戏机出千| 百家乐在线游戏| 属狗与属猪能做生意吗| 开花财娱乐城| 必博百家乐游戏| 皇冠网游戏小说| 百家乐娱乐城| 太阳城百家乐外挂| 百家乐官网庄闲的分布| 谁会玩百家乐的玩法技巧和规则| 爱赢百家乐官网开户送现金| 金花百家乐的玩法技巧和规则| 百家乐制胜法| 百家乐官网赌机破解| 大发888客服qq号| 南京百家乐官网赌博现场被抓| 91百家乐的玩法技巧和规则| 玩网上百家乐官网的技巧 | 肥西县|