吴忠躺衫网络科技有限公司

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

信號(hào)完整性實(shí)際設(shè)計(jì)中最常用的源端匹配方式

冬至子 ? 來(lái)源:大明SIPI ? 作者:佳如明 ? 2023-06-16 09:11 ? 次閱讀

信號(hào)驅(qū)動(dòng)器接收器之間傳輸時(shí),由于源端和末端反射的存在就會(huì)導(dǎo)致多次反射,反射的結(jié)果就是導(dǎo)致接收端的波形產(chǎn)生信號(hào)的畸變。當(dāng)驅(qū)動(dòng)器的驅(qū)動(dòng)能力強(qiáng)時(shí)可能導(dǎo)致過(guò)沖和振鈴;當(dāng)驅(qū)動(dòng)器的驅(qū)動(dòng)能力比較弱時(shí),可能會(huì)導(dǎo)致信號(hào)邊沿退化嚴(yán)重甚至邊沿不單調(diào)。

圖片

當(dāng)過(guò)沖超過(guò)接收器的規(guī)范要求就會(huì)對(duì)器件壽命產(chǎn)生影響;過(guò)沖過(guò)大也會(huì)導(dǎo)致信號(hào)鏈路上產(chǎn)生遠(yuǎn)高于信號(hào)頻率本身的高頻分量,從而導(dǎo)致更加嚴(yán)重的EMI問(wèn)題,這也可能導(dǎo)致系統(tǒng)設(shè)計(jì)失敗;當(dāng)振鈴過(guò)于嚴(yán)重就會(huì)影響信號(hào)的有效位寬和噪聲裕量,有效位寬減小會(huì)導(dǎo)致信號(hào)建立、保持時(shí)間余量不足,噪聲余量減小會(huì)導(dǎo)致信號(hào)抗干擾能力的降低,串?dāng)_和電源噪聲都可能導(dǎo)致信號(hào)的誤判;時(shí)鐘信號(hào)如果存在邊沿不單調(diào)則也可能導(dǎo)致接收器接收數(shù)據(jù)錯(cuò)誤。因此可以說(shuō)控制傳輸路徑上的反射是信號(hào)完整性分析的首要任務(wù)。而控制反射最常用的手段就是源端匹配和終端端接。

01

源端匹配

實(shí)際設(shè)計(jì)中最常用的源端匹配方式就是在驅(qū)動(dòng)器輸出端加串聯(lián)電阻。電阻的阻值需要根據(jù)驅(qū)動(dòng)器的輸出阻抗來(lái)決定,匹配電阻加上驅(qū)動(dòng)器輸出阻抗等于傳輸線阻抗時(shí)能夠完全消除源端的反射。

圖片

圖片

如上所示,在驅(qū)動(dòng)器輸出就近加33ohm匹配電阻Rmatch,使Rmatch+Rs=50ohm。信號(hào)進(jìn)入傳輸線時(shí)在Vdrv點(diǎn)50ohm電阻和50ohm的傳輸線分壓,得到的信號(hào)幅值只有1.65V。1.65V的入射電壓沿傳輸線傳播到接收端發(fā)生全反射,產(chǎn)生1.65V的反射信號(hào)。這就導(dǎo)致在接收端接收到的幅值為3.3V,同時(shí)反射信號(hào)向源端傳輸,由于源端的阻抗已經(jīng)匹配,當(dāng)反射信號(hào)到達(dá)源端之后就不會(huì)再發(fā)生反射。

由此可見(jiàn),源端匹配的作用就是讓驅(qū)動(dòng)器輸出端的阻抗(包含驅(qū)動(dòng)器內(nèi)阻和匹配電阻)與傳輸線阻抗匹配,抑制了終端不匹配導(dǎo)致的反射信號(hào)在源端發(fā)生二次反射,進(jìn)而抑制了多次反射的發(fā)生。抑制了多次反射,也就抑制了信號(hào)的過(guò)沖和振鈴,無(wú)論對(duì)器件的壽命還是接收端信號(hào)的有效判決都有重要的意義。

采用源端匹配方式時(shí),需要注意匹配電阻阻值的選擇和匹配電阻布局這兩個(gè)方面。源端匹配電阻選擇以匹配傳輸線阻抗為目的,但也并不是選擇了合適的阻值就能夠起到預(yù)期的作用,如果匹配電阻的布局不合理它的效果就會(huì)大打折扣。

02

匹配電阻的布局

前面講傳輸線的效應(yīng)時(shí)曾經(jīng)提到,通常認(rèn)為當(dāng)信號(hào)傳輸延時(shí)小于信號(hào)上升時(shí)間1/6時(shí),互連線處在集總區(qū)域,不會(huì)體現(xiàn)出傳輸線效應(yīng)。這一點(diǎn)應(yīng)用到匹配電阻的布局中就要求,源端匹配電阻布局要盡量靠近驅(qū)動(dòng)器。因?yàn)橹挥凶屍ヅ潆娮韬万?qū)動(dòng)器內(nèi)阻之間的互連線(TLD2)延時(shí)小于信號(hào)上升時(shí)間的1/6才能夠使驅(qū)動(dòng)器內(nèi)阻和這段互連線加上匹配電阻看作是集總的,將這三部分集總在一起考慮。

下面我們可以仿真對(duì)比一下當(dāng)信號(hào)上升時(shí)間為50ps時(shí)驅(qū)動(dòng)器內(nèi)阻到匹配電阻的互連線延時(shí)分別為8ps(小于50ps的1/6)、20ps、50ps(與信號(hào)上升時(shí)間相當(dāng))時(shí)的接收器件接收到的信號(hào)波形。

為了更好地觀測(cè)仿真結(jié)果,將三種情況信號(hào)的延時(shí)分別錯(cuò)開(kāi)了1ns。

圖片

需要注意的是,這里的仿真為了讓讀者更加清晰的看到驅(qū)動(dòng)器內(nèi)阻到匹配電阻的互連線延時(shí)的影響,將信號(hào)的上升時(shí)間設(shè)置為50ps是非常快,實(shí)際應(yīng)用中除了高速串行鏈路和DDR等高速并行總線上升時(shí)間并不會(huì)達(dá)到這么快。

從上面的仿真結(jié)果可以看出:

1.驅(qū)動(dòng)器內(nèi)阻到匹配電阻的互連線長(zhǎng)度對(duì)接收器接收波形有很大影響,會(huì)在接收波形穩(wěn)定電平處產(chǎn)生周期性的過(guò)沖和震蕩,且過(guò)沖的間隔等于傳輸線延時(shí)的兩倍。這說(shuō)明由于驅(qū)動(dòng)器內(nèi)阻到匹配電阻的互連線的存在使得源端并沒(méi)有完全匹配,在驅(qū)動(dòng)器和接收器之間還是存在著反射信號(hào);

2.驅(qū)動(dòng)器內(nèi)阻到匹配電阻的互連線延時(shí)小于信號(hào)上升時(shí)間延時(shí)1/6時(shí)產(chǎn)生的反射信號(hào)對(duì)信號(hào)質(zhì)量影響很小;互連線延時(shí)超過(guò)信號(hào)上升時(shí)間延時(shí)1/6、甚至和信號(hào)上升時(shí)間相當(dāng)時(shí)產(chǎn)生的反射信號(hào)非常大,會(huì)產(chǎn)生比較大的過(guò)沖,且過(guò)沖的幅度隨著延時(shí)的增大而增大,匹配電阻所起到的匹配效果也會(huì)更差。

由此可見(jiàn),對(duì)于一個(gè)上升時(shí)間有1ns左右的LVTTL或者CMOS電平信號(hào),只要驅(qū)動(dòng)器內(nèi)阻到匹配電阻之間的延時(shí)不超過(guò)150ps,匹配電阻就能起到良好的匹配效果。微帶線的延時(shí)大概140ps/inch,帶狀線170ps/inch,也就是說(shuō)只要這段互連線布線長(zhǎng)度不超過(guò)1inch即可;但是對(duì)于DDR等高速內(nèi)存接口上升時(shí)間可能只有幾十ps,這對(duì)匹配電阻的布局和布線要求就相當(dāng)嚴(yán)格了,因此這些高速接口常常使用的是芯片內(nèi)部匹配端接。

03

驅(qū)動(dòng)器的驅(qū)動(dòng)能力

驅(qū)動(dòng)器輸出阻抗從一定程度上反映了驅(qū)動(dòng)器的驅(qū)動(dòng)能力。根據(jù)輸出電阻的大小可以分為過(guò)驅(qū)動(dòng)和欠驅(qū)動(dòng)兩種情況。下圖所示為驅(qū)動(dòng)器輸出一個(gè)上升時(shí)間500ps的3.3V階躍信號(hào),輸出阻抗分別為20ohm、80ohm的時(shí)候,在接收端接收到的信號(hào)波形。

圖片

所謂過(guò)驅(qū)動(dòng)就是驅(qū)動(dòng)器輸出阻抗(驅(qū)動(dòng)器內(nèi)阻加上源端匹配電阻)小于傳輸線阻抗的情況,此時(shí)進(jìn)入傳輸線的入射電壓大于1/2VCCIO,接收端反射回來(lái)的信號(hào)在源端發(fā)生負(fù)反射從而使接收端信號(hào)產(chǎn)生過(guò)沖和振鈴,經(jīng)過(guò)多次反射后穩(wěn)定于VCCIO電平。

欠驅(qū)動(dòng)就是驅(qū)動(dòng)器輸出阻抗大于傳輸線阻抗的情況,此時(shí)進(jìn)入傳輸線的入射電壓小于1/2VCCIO,接收端接收到的電壓幅值小于VCCIO,接收端反射回來(lái)的信號(hào)在源端發(fā)生正反射從而使接收端信號(hào)產(chǎn)生階梯狀上升的趨勢(shì),經(jīng)過(guò)幾次反射之后才能到達(dá)穩(wěn)定的VCC電平。總體上看,過(guò)驅(qū)動(dòng)時(shí)信號(hào)邊沿很陡并且存在過(guò)沖,而欠驅(qū)動(dòng)時(shí)信號(hào)邊沿很緩。

另外,除了使用驅(qū)動(dòng)器輸出阻抗來(lái)表示驅(qū)動(dòng)器輸出能力之外,還可以使用驅(qū)動(dòng)電流來(lái)表示驅(qū)動(dòng)能力的大小,比如說(shuō)xilinx的FPGA中LVTTL、CMOS電平的驅(qū)動(dòng)電流通常在4mA到24mA可調(diào),驅(qū)動(dòng)電流越大說(shuō)明驅(qū)動(dòng)能力越強(qiáng)。

04

信號(hào)上升時(shí)間

信號(hào)上升時(shí)間對(duì)信號(hào)質(zhì)量有重要的影響。在過(guò)驅(qū)動(dòng)情況下,如果上升時(shí)間很快,信號(hào)將很快達(dá)到過(guò)沖的峰值,如果信號(hào)的上升時(shí)間很長(zhǎng)那么過(guò)沖達(dá)到峰值的時(shí)間也會(huì)變長(zhǎng)甚至不能達(dá)到峰值;在欠驅(qū)動(dòng)的情況下,信號(hào)的上升時(shí)間很短會(huì)在信號(hào)邊沿上形成明顯的臺(tái)階,隨著信號(hào)上升時(shí)間的增大臺(tái)階會(huì)越來(lái)越不明顯最后可能消失。無(wú)論是過(guò)沖還是臺(tái)階它們的寬度都和傳輸線延時(shí)有關(guān),由此信號(hào)上升時(shí)間和傳輸線延時(shí)應(yīng)該有一定的關(guān)系使相互作用對(duì)最終信號(hào)質(zhì)量產(chǎn)生影響。

過(guò)驅(qū)動(dòng)情況下,驅(qū)動(dòng)器到接收器之間傳輸線延時(shí)為1ns,信號(hào)上升時(shí)間分別為1ns、2ns、3ns情況接收器接收波形如下圖所示:

圖片

當(dāng)信號(hào)上升時(shí)間小于2倍的傳輸線延時(shí),接收端過(guò)沖能夠達(dá)到峰值;當(dāng)信號(hào)上升時(shí)間大于2倍的傳輸線延時(shí)時(shí), 接收端過(guò)沖峰值減小,上升時(shí)間越大過(guò)沖越不明顯。

欠驅(qū)動(dòng)情況下,驅(qū)動(dòng)器到接收器之間傳輸線延時(shí)為1ns,信號(hào)上升時(shí)間分別為1ns、2ns、3ns情況接收器接收波形如下圖所示:

圖片

當(dāng)信號(hào)上升時(shí)間小2倍的傳輸線延時(shí)時(shí),接收端信號(hào)存在臺(tái)階,臺(tái)階的大小為2倍的傳輸線延時(shí)減去上升時(shí)間;當(dāng)信號(hào)上升時(shí)間大于2倍的傳輸線延時(shí)時(shí), 接收端臺(tái)階不再明顯,上升時(shí)間越大信號(hào)的邊沿越緩。這再一次證明了為什么說(shuō)上升時(shí)間越快、傳輸線長(zhǎng)度越長(zhǎng)帶來(lái)的信號(hào)完整性問(wèn)題越嚴(yán)重。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 驅(qū)動(dòng)器
    +關(guān)注

    關(guān)注

    53

    文章

    8271

    瀏覽量

    147064
  • 接收器
    +關(guān)注

    關(guān)注

    14

    文章

    2479

    瀏覽量

    72215
  • DDR
    DDR
    +關(guān)注

    關(guān)注

    11

    文章

    715

    瀏覽量

    65528
  • 信號(hào)完整性
    +關(guān)注

    關(guān)注

    68

    文章

    1417

    瀏覽量

    95634
  • 電源噪聲
    +關(guān)注

    關(guān)注

    3

    文章

    152

    瀏覽量

    17517
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    高頻信號(hào)設(shè)計(jì)信號(hào)完整性及布線方式實(shí)現(xiàn)

    信號(hào)完整性基本上是阻抗匹配的問(wèn)題。而影響阻抗匹配的因素有信號(hào)源的架構(gòu)和輸出阻抗(output impedance),走線的特性阻抗,負(fù)載
    的頭像 發(fā)表于 09-15 17:05 ?1354次閱讀

    什么是信號(hào)完整性SI?信號(hào)完整性設(shè)計(jì)的難點(diǎn)

    信號(hào)完整性(Signal Integrity,SI)是指電路系統(tǒng)中信號(hào)的質(zhì)量,如果在要求的時(shí)間內(nèi),信號(hào)能不失真地從
    的頭像 發(fā)表于 09-28 11:27 ?2586次閱讀
    什么是<b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>SI?<b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>設(shè)計(jì)的難點(diǎn)

    信號(hào)完整性與電源完整性的仿真分析與設(shè)計(jì)

    LVDS,目前芯片接口物理標(biāo)準(zhǔn)的演變反映了集成電路工藝的不斷進(jìn)步,同時(shí)也反映了高速信號(hào)傳輸要求的不斷提高。從版圖完整性的分析過(guò)程可知,只有結(jié)合了互聯(lián)結(jié)構(gòu)兩負(fù)載特性的仿真結(jié)果才具有實(shí)際
    發(fā)表于 01-07 11:33

    基于Protel 99的PCB信號(hào)完整性分析設(shè)計(jì)

    信號(hào)完整性 信號(hào)完整性是指信號(hào)信號(hào)線上的傳輸質(zhì)量,是
    發(fā)表于 08-27 16:13

    PCB信號(hào)完整性

    的速度傳輸,信號(hào)從驅(qū)動(dòng)發(fā)出到達(dá)接收,其間存在一個(gè)傳輸延遲。過(guò)多的信號(hào)延遲或者信號(hào)延遲不匹配
    發(fā)表于 11-27 15:22

    信號(hào)完整性為什么寫(xiě)電源完整性

    得講講電源完整性。話不多說(shuō),直接上圖:01.區(qū)別記得剛接觸信號(hào)完整性的時(shí)候,對(duì)電源完整性(PI)和電源工程師之間的關(guān)系是分不清的。后來(lái)才漸漸了解這里面的千差萬(wàn)別。簡(jiǎn)單來(lái)說(shuō),電源的產(chǎn)生與
    發(fā)表于 11-15 06:32

    詳解信號(hào)完整性與電源完整性

    完整性中,重點(diǎn)是確保為驅(qū)動(dòng)器和接收器提供足夠的電流以發(fā)送和接收1和0。因此,電源完整性可能會(huì)被認(rèn)為是信號(hào)完整性的一個(gè)組成部分。實(shí)際上,它們都
    發(fā)表于 11-15 06:31

    何為信號(hào)完整性信號(hào)完整性包含哪些

    、持續(xù)時(shí)間和電壓幅度到達(dá)接收時(shí),該電路就有很好的信號(hào)完整性。當(dāng)信號(hào)不能正常響應(yīng)時(shí),就出現(xiàn)了信號(hào)完整性
    發(fā)表于 12-30 08:15

    常用信號(hào)完整性的測(cè)試手段和在設(shè)計(jì)的應(yīng)用

    常用信號(hào)完整性的測(cè)試手段和在設(shè)計(jì)的應(yīng)用 信號(hào)完整性設(shè) 計(jì)在產(chǎn)品開(kāi)發(fā)中越來(lái)越受到重視,而信號(hào)
    發(fā)表于 06-30 11:04 ?813次閱讀
    <b class='flag-5'>常用</b><b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>的測(cè)試手段和在設(shè)計(jì)的應(yīng)用

    信號(hào)完整性簡(jiǎn)介及protel信號(hào)完整性設(shè)計(jì)指南

    引起的。主要的信號(hào)完整性問(wèn)題包括反射、振鈴、地彈、串?dāng)_等。 與負(fù)載阻抗不匹配會(huì)引起線上反射
    發(fā)表于 11-16 13:24 ?0次下載
    <b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>簡(jiǎn)介及protel<b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>設(shè)計(jì)指南

    信號(hào)完整性產(chǎn)生的原因是什么

    信號(hào)完整性(SignalIntegrity)就是指電路系統(tǒng)中信號(hào)的質(zhì)量,如果在要求的時(shí)間內(nèi),信號(hào)能不失真地從
    的頭像 發(fā)表于 03-14 14:51 ?4106次閱讀

    信號(hào)完整性為什么寫(xiě)電源完整性

    記得剛接觸信號(hào)完整性的時(shí)候,對(duì)電源完整性(PI)和電源工程師之間的關(guān)系是分不清的。后來(lái)才漸漸了解這里面的千差萬(wàn)別。簡(jiǎn)單來(lái)說(shuō),電源的產(chǎn)生與轉(zhuǎn)化,比如Buck電路,LDO,DC-DC等,
    的頭像 發(fā)表于 06-02 14:21 ?1892次閱讀

    信號(hào)完整性分析

    定義:信號(hào)完整性(Signal Integrity,簡(jiǎn)稱SI)是指在信號(hào)線上的信號(hào)質(zhì)量。差的信號(hào)完整性
    的頭像 發(fā)表于 11-16 14:56 ?4581次閱讀

    終端端接在信號(hào)完整性中的意義

    終端端接對(duì)于信號(hào)完整性有著重要的意義,它和匹配一樣都是解決信號(hào)
    的頭像 發(fā)表于 06-15 11:08 ?1883次閱讀
    終端端接在<b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>中的意義

    什么是信號(hào)完整性?什么情況下要考慮信號(hào)完整性

    信號(hào)完整性是指在規(guī)定的時(shí)間內(nèi),信號(hào)傳輸?shù)浇邮?b class='flag-5'>端信號(hào)
    的頭像 發(fā)表于 09-21 16:30 ?3000次閱讀
    什么是<b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>?什么情況下要考慮<b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>?
    太阳城官网| 大发888娱乐场优惠| 百家乐官网博娱乐场| 535棋牌游戏| 百家乐概率下注法| 百家乐官网轮盘技巧| 德州扑克游戏大厅| 金域百家乐娱乐城| 戒掉百家乐官网的玩法技巧和规则 | 尊龙百家乐娱乐场| 南京百家乐官网的玩法技巧和规则| 满洲里市| 大发888中文官网| 百家乐波音平台开户导航| 百家乐官网赌场游戏平台| 博乐市| 百家乐官网筹码防伪套装| 亿博娱乐城| 大发888方官| 百家乐销售视频| 麻将百家乐官网筹码| 彰武县| 新时代娱乐城开户| 百家乐输惨了| 真人百家乐试玩游戏| 百家乐官网视频造假| 盐山县| 本溪棋牌娱乐网| 百家乐发脾机| 百家乐如何取胜| 迪威百家乐官网娱乐平台| 百家乐官网里和的作用| 易发娱乐场| 金界百家乐的玩法技巧和规则| 百家乐的代理办法| 真人百家乐官网网络游戏信誉怎么样 | 百家乐官网记牌器| 银河国际娱乐场| 黄金百家乐的玩法技巧和规则| 宝马会百家乐娱乐城| 百家乐赌博玩法技巧|