先來聊一聊什么是時(shí)鐘抖動(dòng)。時(shí)鐘抖動(dòng)實(shí)際上是相比于理想時(shí)鐘的時(shí)鐘邊沿位置，實(shí)際時(shí)鐘的時(shí)鐘邊沿的偏差，偏差越大，抖動(dòng)越大。實(shí)際上，時(shí)鐘源例如PLL是無法產(chǎn)生一個(gè)絕對(duì)干凈的時(shí)鐘。這就意味著時(shí)鐘邊沿出現(xiàn)在理想值附近的一個(gè)范圍內(nèi)，從而造成相鄰的時(shí)鐘邊沿存在偏差。在時(shí)序分析時(shí)，時(shí)鐘抖動(dòng)是一個(gè)重要的因素。多種因素會(huì)導(dǎo)致時(shí)鐘抖動(dòng)，包括PLL回路噪聲、電源紋波、熱噪聲以及信號(hào)之間的串?dāng)_等。

下圖顯示了時(shí)鐘抖動(dòng)的基本概念。假定PLL生成時(shí)鐘頻率為100MHz，那么周期就是10ns。理想情況下，時(shí)鐘上升沿將出現(xiàn)在0ns、10ns、20ns、30ns等時(shí)刻。然后，PLL并非是一個(gè)理想時(shí)鐘源，所以，實(shí)際的時(shí)鐘上升沿可能會(huì)出現(xiàn)在0ns、9.9ns、20.1ns、29.8ns等時(shí)刻。換言之，實(shí)際是時(shí)鐘沿將出現(xiàn)在nT-jitter到nT+jitter的范圍內(nèi)（這里n為整數(shù)）。需要注意的是圖中時(shí)鐘邊沿的不確定性對(duì)于時(shí)鐘上升沿和時(shí)鐘下降沿都是有效的，前者為整周期抖動(dòng)，后者為半周期抖動(dòng)。為方便起見，我們只討論整周期抖動(dòng)。

時(shí)鐘抖動(dòng)的幾種類型：

周期抖動(dòng)

周期抖動(dòng)的定義是實(shí)際時(shí)鐘周期與該時(shí)鐘的平均周期的偏差，即T1-Tavg，T2-Tavg，T3-Tavg，……，TN-Tavg（其中Tavg為平均周期）。這其實(shí)是周期抖動(dòng)的計(jì)算方式之一，被稱為峰峰周期抖動(dòng)（Peak-to-peakjitter）。周期抖動(dòng)還可以采用RMS（Root MeanSquare，平方平均數(shù)，又名均方根）周期抖動(dòng)來計(jì)算。計(jì)算公式如下圖所示。式中xi代表一個(gè)峰峰周期抖動(dòng)。

下圖顯示了峰峰周期抖動(dòng)。圖中綠色虛線為理想時(shí)鐘上升沿位置，灰色虛線為實(shí)際上升沿位置。Tavg即為（9.9+10.2）/2，T1=9.9，T2=10.2，從而可計(jì)算出T1-Tavg和T2-Tavg。實(shí)際測(cè)量時(shí)要選擇多個(gè)樣本周期。

在Vivado Clocking Wizard IP中，會(huì)給出生成時(shí)鐘的峰峰周期抖動(dòng)，如下圖所示。

相鄰周期抖動(dòng)

相鄰周期抖動(dòng)（Cycle-to-cycle jitter），顧名思義，指的是相鄰的兩個(gè)時(shí)鐘周期之間的周期長度差異，如下圖所示。第一個(gè)時(shí)鐘周期長度為9.9ns，與之相鄰的第二個(gè)時(shí)鐘周期長度為10.2ns，所以相鄰周期抖動(dòng)為10.2-9.9=0.3ns。實(shí)際測(cè)量時(shí)要選擇多個(gè)周期樣本。需要注意的是相鄰周期抖動(dòng)只關(guān)注兩個(gè)連續(xù)周期之間的周期長度變化，并不參考任何理想時(shí)鐘。不難發(fā)現(xiàn)，相鄰周期抖動(dòng)就是峰峰周期抖動(dòng)的差分：

（T1-Tavg）-（T2-Tavg）=T1-T2

最后，我們用一張圖即可展示峰峰周期抖動(dòng)和相鄰周期抖動(dòng)的差異，如下圖所示。

審核編輯：湯梓紅