本文作者：AMD 賽靈思工程師Hong Han

當使用第三方綜合器比如 Synopsys Synplify Pro 或 Mentor Graphics Precision 來綜合包含 AMD Xilinx IP 的設計時，UG896 推薦的方式是創建并定制 IP，生成這些 IP 的 output product (包括 IP 的 dcp)；然后把第三方生成的網表文件和 IP XCI 的相關文件都加到 Vivado 的 post-synthesis 工程中。

此時第三方綜合器只是綜合用戶的 RTL 代碼，IP 代碼的綜合實際還是由 Vivado 完成，然后在新的 Vivado 工程中把這些 IP 的網表和第三方綜合器生成的頂層網表合并(在 Vivado 中的 link_design 步驟實現)。

第三方綜合器由于并不實際綜合 IP 的代碼，在第三方綜合器綜合的過程中，只需要提供 IP 的黑盒文件，讓第三方綜合器了解 IP 模塊的接口即可,生成 IP output product 時得到的 stub 文件就是黑盒文件(_stub.v /_stub.vhdl)。

以下是在 GUI 下創建 Post-synthesis 工程的界面：

UG896 中提供的示意 Tcl 腳本如下：

在 Vivado 2022.2，嘗試使用以上的腳本編譯一個例子工程看看是否會遇到困難。
實驗使用的腳本如下：

結果 IP char_fifo 沒能加到新的工程中，并報出以下的錯誤:

之所以報錯的原因是為了新建工程，我們移動了 IP 的 XCI 文件，但是卻沒有移動 IP 原來生成在 gen 目錄的 output product。
直接用第三方編譯器打開 XCI文件，查看 outputdir。這是之前的 output product 所在的目錄相對于 XCI 文件的目錄。

在這里我們嘗試手動修改一下outputdir，改成當前 IP 的 output product 所在的目錄 "OUTPUTDIR": [ { "value": "../char_fifo" } ]，同時把原來工程中生成的 output product 復制到這個目錄中。

在 Vivado TCL CONSOLE 中重新運行一下加 XCI 文件的命令，可以看到以下輸出：

? ?

這里可以看到 XCI 文件已經加到工程中，同時看到的 warning 是正常的，提醒用戶在 post-synthesis 工程中，IP 是鎖定的，無法修改。

在一些早期的 Vivado 版本中(Vivado 2022.2沒有這個問題)，即使 IP XCI 文件中 OUTPUTDIR 所指向的目錄的確是 IP output product 存放的目錄，依然會報 ERROR: [Project 1-680]。這里給大家介紹一下如何微調腳本解決這個問題。

新的腳本：

這里差異在于在新工程設置為 post-synthesis 工程之前，先讀入 XCI 文件并重新生成 IP 的 output product。這樣就不必修改 XCI文件的 OUTPUTDIR 去指向之前 output product 的目錄。

使用 tcl 命令生成的工程文件 .xpr 文件可以在 Vivado 界面直接打開（File -> Project -> Open）。