吴忠躺衫网络科技有限公司

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

LVDS、接口和時序講解

Hack電子 ? 來源:Hack電子 ? 2023-06-02 16:01 ? 次閱讀

68b37be4-011a-11ee-90ce-dac502259ad0.jpg

1.1.1 LVDS接口分類

1.1.1.1 單路6bit LVDS

這種接口電路中,采用單路方式傳輸,每個基色信號采用6位數據,共18位RGB數據,因此,也稱18位或18bit LVDS接口。此,也稱18位或18bit LVDS接口。

1.1.1.2 雙路6bit LVDS

這種接口電路中,采用雙路方式傳輸,每個基色信號采用6位數據,其中奇路數據為18位,偶路數據為18位,共36位RGB數據,因此,也稱36位或36bit LVDS接口。

1.1.1.3 單路8bit LVDS

這種接口電路中,采用單路方式傳輸,每個基色信號采用8位數據,共24位RGB數據,因此,也稱24位或24bit LVDS接口。

1.1.1.4 雙路8bit LVDS

這種接口電路中,采用雙路方式傳輸,每個基色信號采用8位數據,其中奇路數據為24位,偶路數據為24位,共48位RGB數據,因此,也稱48位或48bitLVDS接口

1.1.2 LVDS發送芯片介紹

典型之LVDS發送芯片分為四通道、五通道和十通道幾種,下面簡要進行介紹。

1.1.2.1四通道LVDS發送芯片

圖2 所示為四通道LVDS發送芯片內部框圖。包含了三個數據信號(其中包括RGB、數據使能DE、行同步信號HS、場同步信號VS)通道和一個時鐘信號發送通道。

68bec738-011a-11ee-90ce-dac502259ad0.jpg

4通道LVDS發送芯片主要用于驅動6bit液晶面板。使用四通道LVDS發送芯片可以構成單路6bit LVDS接自電路和奇/偶雙路6bit LVDS接口電路。

1.1.2.2 五通道LVDS發送芯片

圖3 所示為五通道LVDS發送芯片(DS90C385)內部框圖。包含了四個數據信號(其中包括RGB、數據使能DE、行同步信號HS、場同步信號VS)通道和一個時鐘信號發送通道。

68d4c362-011a-11ee-90ce-dac502259ad0.jpg

五通道LVDS發送芯片主要用于驅動8bit液晶面板。使用五通道LVDS發送芯片主要用來構成單路8bit LVDS接口電路和奇/偶雙路8bitLVDS接口電路。

1.1.2.3 十通道LVDS發送芯片

圖4所示為十通道LVDS發送芯片(DS90C387)內部框圖。包含了八個數據信號(其中包括RGB、數據使能DE、行同步信號HS、場同步信號VS)通道和兩個時鐘信號發送通道。

68e4c906-011a-11ee-90ce-dac502259ad0.jpg

十通道LVDS發送芯片主要用于驅動8bit液晶面板。使用十通道LVDS發送芯片主要用來構成奇/偶雙路8bit LVDS位接口電路。

在十通道LVDS發送芯片中,設置了兩個時鐘脈沖輸出通道,這樣做之目之是可以更加靈活之適應不同類型之LVDS接收芯片。當LVDS接收電路同樣使用一片十通道LVDS接收芯片時,只需使用一個通道之時鐘信號即可;當LVDS接收電路使用兩片五通道LVDS接收芯片時,十通道LVDS發送芯片需要為每個LVDS接收芯片提供單獨之時鐘信號。

1.1.3LVDS發送芯片之輸入與輸出信號

1.1.3.1 LVDS發送芯片之輸入信號

LVDS發送芯片之輸入信號來自主控芯片,輸入信號包含RGB數據信號、時鐘信號和控制信號三大類。為了說明之方便,將RGB信號以及數據選通DE和行場同步信號都算作數據信號。

輸入數據信號

在供6bit液晶面板使用之四通道LVDS發送芯片中,共有十八個RGB信號輸入引腳;一個顯示數據使能信號DE(數據有效信號)輸入引腳;一個行同步信號HS輸入引腳;一個場同步信號VS輸入引腳。也就是說,在四通道LYDS發送芯片中,共有二十一個數據信號輸入引腳。

在供8bit液晶面板使用之五通道LVDS發送芯片中,共有二十四個RGB信號輸入引腳;一個顯示數據使能信號DE(數據有效信號)輸入引腳;一個行同步信號HS輸入引腳;一個場同步信號VS輸入引腳;也就是說,在五通道LVDS發送芯片中,共有二十八個數據信號輸入引腳。

應該注意的是,液晶面板的輸入信號中都必須要有DE信號,但有的液晶面板只使用單一的DE信號而不使用行場同步信號。因此,應用于不同的液晶面板時,有的LVDS發送芯片可能只需輸入DE信號,而有的需要同時輸入DE和行場同步信號。

輸入時鐘信號:即像素時鐘信號,也稱為數據移位時鐘(在LVDS發送芯片中,將輸入之并行RGB數據轉換成串行數據時要使用移位寄存器)。像素時鐘信號是傳輸數據和對數據信號進行讀取之基準。

待機控制信號(POWER DOWN):當此信號有效時(一般為低電平時),將關閉LVDS發送芯片中時鐘PLL鎖相環電路之供電,停止IC之輸出。

數據取樣點選擇信號:用來選擇使用時鐘脈沖之上升沿還是下降沿讀取所輸入之RGB數據。有之LVDS發送芯片可能并不設置待機控制信號和數據取樣點選擇信號,但也有之除了上述兩個控制信號還設置有其他一些控制信號。

1.1.3.2LVDS發送芯片之輸出信號

LVDS發送芯片將以并行方式輸入的TTL電平RGB數據信號轉換成串行之LVDS信號后,直接送往液晶面板側之LVDS接收芯片。

LVDS發送芯片的輸出是低擺幅差分對信號,一般包含一個通道的時鐘信號和幾個通道的串行數據信號。由于LVDS發送芯片是以差分信號的形式進行輸出,因此,輸出信號為兩條線,一條線輸出正信號,另一條線輸出負信號。

時鐘信號輸出:LVDS發送芯片輸出之時鐘信號頻率與輸入時鐘信號(像素時鐘信號)頻率相同。時鐘信號的輸出常表示為:TXCLK+和TXCLK-,時鐘信號占用LVDS發送芯片的一個通道。

LVDS串行數據信號輸出:對于四通道LVDS發送芯片,串行數據占用三個通道,其數據輸出信號常表示為TXOUT0+、TXOUT0-,TXOUT1+、TXOUT1-,TXOUT2+、TXOUT2-。

對于五通道LYDS發送芯片,串行數據占用四個通道,其數據輸出信號常表示為TXOUT0+、TXOUT0-,TXOUT1+、TXOUTI-,TXOUT2+、TXOUT2-,TXOUT3+、TXOUT3-。

對于十通道LVDS發送芯片,串行數據占用八個通道,其數據輸出信號常表示為TXOUT0+、TXOUT0-,TXOUT1+、TXOUT1-,TXOUT2+、TXOUT2-,TXOUT3+、TXOUT3-,TXOUT4+、TXOUT4-,TXOUT5+、TXOUT5-,TXOUT6+、TXOUT6-,TXOUT7+、TXOLT7-。

注意:

如果只看電路圖,是不能從LVDS發送芯片的輸出信號TXOUT-、TXOUT0+中看出其內部到底包含哪些信號數據,以及這些數據是怎樣排列的(或者說這些數據的格式是怎樣額)。事實上,不同廠家生產的LVDS發送芯片,其輸出數據排列方式可能是不同的。因此,液晶顯示器驅動板上的LVDS發送芯片的輸出數據格式必須與液晶面板LVDS接收芯片要求的數據格式相同,否則,驅動板與液晶面板不匹配。這也是更換液晶面板時必須考慮的一個問題。

如果表示明白,你就數帶 “+-”的這種信號線一共有幾對,

有10對的減掉2對(時鐘信號)就是雙8。

有8對的減掉2對 (時鐘信號)就是雙6。

有5對的減掉1對(時鐘信號)對是單8。

有4對的減掉1對 (時鐘信號)是單6。

如果既無資料,也看不清標識,最簡單的辦法就是看看里面的電路,一般每對數據線之間都有一個100歐姆的電阻,數電阻的個數,看到4個的話就是單口6位顏色的屏,看到8個的話就是雙口六位,5個的話一般是單口8位,有10個一般就是雙口8位。

1.1.4LVDS數據輸出格式

LVDS發送芯片在一個時鐘脈沖周期內,每個數據通道都輸出7bit的串行數據信號,而不是常見的8bit數據,如圖5所示

69038968-011a-11ee-90ce-dac502259ad0.jpg

在LCD液晶屏中,需要輸出到顯示屏的信號是并行的圖像信號和控制信號,而LVDS信號是串行傳輸的,所以在發送端需要將并行數據轉換為串行數據。以8bit RGB顯示屏接口為例,每個顯示周期需要傳輸8bit的R信號,8bit的G 信號,8bit 的B信號,及VS,HS,DE信號,總共為27 BIT。而每對LVDS信號線在一個TX周期里只能傳輸7BIT數據,所以需要4 對數據線,外加一對時鐘線。LVDS并串轉換如下圖所示:

6910736c-011a-11ee-90ce-dac502259ad0.jpg

上圖中的每一組對線稱為一個Pair,4組數據線加一對時鐘線稱為一個Channel,LVDS發送器總是將一個像素數據映射到(remapping)一個Channel的一個發送周期(TX CLK)中。

如果是6BIT 顯示屏,則并行數據有21位(18位RGB加3位控制信號),因此LVDS 接口每個Channel只需要 3對數據線和一對時鐘線。

如果是10BIT 顯示屏,則并行數據有33位(30位RGB 加3位控制信號),因此LVDS 接口每個Channel需要 5對數據線和一對時鐘線。

通常,LVDS接口的時鐘為20MHz 到85MHz,因此對于輸出像素時鐘低于85MHz的信號,只需一個Channel就可以;而對于輸出像素時鐘高于85MHZ的信號,比如1080P/60HZ的輸出,像素顯示時鐘為148.5MHz,就不能直接用一個Channel傳輸,而是將輸出的像素按順序分為奇像素和偶像素,將所有的奇像素用一組LVDS 傳輸,所有的偶像素用另外一組LVDS 傳輸。也就是說,需要兩個Channel來傳輸1080P/60HZ 的信號。對于像素顯示時鐘更高的信號,比如1080P/120HZ顯示,則需要4個Channel來傳輸。兩Channel、4Channel的像素分配分別如圖4、圖5所示:

692e3da2-011a-11ee-90ce-dac502259ad0.jpg

693ddb86-011a-11ee-90ce-dac502259ad0.jpg

1.1.5 LVDS 數據映射標準

LVDS數據映射(MappingMapping)標準

LVDS接口電路中,將像素的并行數據轉換為串行數據的格式主要有兩種標準:VESA和JEIDA

VSEA標準如下圖所示:

69568b36-011a-11ee-90ce-dac502259ad0.jpg

JEIDA標準是由日本電子行業開發協會(JAPANELECTRONIC INDUSTRY DEVELOPMENT ASSOCIATION)制定的標準,其格式如下

6962e124-011a-11ee-90ce-dac502259ad0.jpg

對于JEIDA格式,需要注意的是,如果像素為6bit RGB,則每個通道只需要最上面的3對數據線,其中的R9…R4, G9…G4, B9…B4 對應實際的R5…R0, G5…G0, B5…B0;同樣,如果像素是 8 bit RGB,則每個通道只需要靠上面的4對數據線,其中的R9…R2, G9…G2, B9…B2 對應實際的R7…R0, G7…G0, B7…B0。

另外,COLOR MAPPING 也可以采用自定義格式,只要LVDS 發送端和接受端采用相同的映射順序,就可以顯示正確的色彩

1.1.6 LVDS 數據傳輸模式

LVDS信號傳輸分為DE MODE和SYNC MODE,DE mode需連接DE信號(data enable有效數據選通),SYNC mode還需連接HS(HSYNC行同步)、VS(VSYNC場同步)。

SYNC mode在現在的panel中已很少使用。下面是DE mode的數據形式。

69894dd2-011a-11ee-90ce-dac502259ad0.png

1.1.7LVDS 數據格式詳解

LVDS發送芯片輸出信號的格式:即LVDS發送芯片輸入的RGB數據,以及行同步信號HS、場同步信號VS、有效顯示數據使能信號DE在各個輸出通道中數據位的排列順序。

由于幾個大的LYDS芯片生產廠家制定了不同的標準,因此,存在著幾種不同的LVDS發送芯片數據輸出格式;

1.1.7.1單路 6BIT LVDS輸出

單路6bit LVDS發送芯片數據輸出格式:單路6bit LVDS發送電路使用四通道LVDS發送芯片,輸出信號格式如圖6所示。

699acfa8-011a-11ee-90ce-dac502259ad0.jpg

圖中NA的意思是未使用。此例為控制信號僅使用DE的模式,未使用行同步信號HS和場同步信號VS。關于DE、IIS、VS信號的使用問題。當控制信號為DE+行場同步信號模式時,圖中的兩個NA更換為場同步信號VS和行同步信號HS。

1.1.7.2雙路6BIT LVDS輸出

雙路6bit LVDS發送芯片數據輸出格式:雙路6bit LVDS發送電路使用兩片四通道LVDS發送芯片,輸出信號格式如圖7所示。

69b8dc96-011a-11ee-90ce-dac502259ad0.jpg

從圖中可以看出,雙路6bit LVDS發送芯片數據輸出格式與單路6bit LVDS發送芯片數據輸出格式是相同的,只不過一路傳送奇數像素RGB數據,另工路傳送偶數像素RGB數據。OR0、OR1、…中的“O”代表奇數像素,ER0、ER1、…中的“E”代表偶數像素。

1.1.7.3單路 6BIT LVDS輸出

單路8bit LVDS發送芯片數據輸出格式:單路8bit LVDS發送電路使用五通道LVDS發送芯片,輸出信號格式有多種,下面只介紹其中的兩種。

69d1de44-011a-11ee-90ce-dac502259ad0.jpg

69ea39f8-011a-11ee-90ce-dac502259ad0.jpg

下圖所示為單路8bitLVDS發送芯片的另一種數據輸出格式。

69fdd616-011a-11ee-90ce-dac502259ad0.jpg

所示格式中的控制信號僅使用DE模式,當控制信號為DE+行場同步信號模式時,第二數據通道TXOUT2中的兩個NA應更換為場同步信號VS和行同步信號HS(通過對驅動板編程可改寫)。

從以上兩種輸出格式中可以看出,數據信號的排列順序差別很大,不過,要想讓其排列一致,完全可以通過對驅動板編程來完成。

1.1.7.4雙路8BIT LVDS輸出

雙路8bit LVDS發送芯片數據輸出格式:雙路8bit LVDS發送電路使用兩片五通道LVDS發送芯片或一片十通道LVDS發送芯片,雙路8bit LVDS發送芯片數據輸出格式也有多種形式,所示是其中的一種。

6a222d36-011a-11ee-90ce-dac502259ad0.jpg

審核編輯:湯梓紅

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 芯片
    +關注

    關注

    456

    文章

    51170

    瀏覽量

    427215
  • 接口
    +關注

    關注

    33

    文章

    8691

    瀏覽量

    151911
  • RGB
    RGB
    +關注

    關注

    4

    文章

    801

    瀏覽量

    58714
  • lvds
    +關注

    關注

    2

    文章

    1045

    瀏覽量

    66009
  • 時序
    +關注

    關注

    5

    文章

    392

    瀏覽量

    37427

原文標題:LVDS,接口,時序講解,非常好的文章

文章出處:【微信號:Hack電子,微信公眾號:Hack電子】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    FPGA時序約束之Skew講解

    針對第2章節時序路徑中用到skew,在本章再仔細講解一下。
    發表于 08-14 17:50 ?1274次閱讀
    FPGA<b class='flag-5'>時序</b>約束之Skew<b class='flag-5'>講解</b>

    FPGA I/O口時序約束講解

    前面講解時序約束的理論知識FPGA時序約束理論篇,本章講解時序約束實際使用。
    發表于 08-14 18:22 ?1753次閱讀
    FPGA I/O口<b class='flag-5'>時序</b>約束<b class='flag-5'>講解</b>

    調試LVDS接口屏的一些關鍵步驟記錄

    如何對LVDS接口屏的頻率進行設置呢?如何對LVDS接口屏的時序參數進行設置呢?
    發表于 03-04 07:34

    如何調整LVDS時鐘頻率和時序

    我正在嘗試使用 i.MX8MP EVK 輸出 LVDS,但我無法調整 LVDS 輸出時鐘頻率和時序。我需要修改哪些源碼,應該怎么修改?需要的時序參數如下:像素時鐘 = 54.13 MH
    發表于 04-18 09:46

    基于LVDS 技術的傳輸接口設計

    介紹了LVDS 接口的原理和優點,接口機的硬件組成以及在設計LVDS 接口時需注意的事項。關鍵詞 LVD
    發表于 09-22 08:27 ?67次下載

    lvds接口定義

    lvds接口定義 LVDS接口又稱RS-644總線接口,是20世紀90年代才出現的一種數據傳輸和接口
    發表于 07-01 13:55 ?1.7w次閱讀

    LVDS接口電路及設計

    LVDS接口電路及設計 LVDS接口又稱RS-644總線接口,是20世紀90年代才出現的一種數據傳輸和
    發表于 06-16 11:19 ?5579次閱讀
    <b class='flag-5'>LVDS</b><b class='flag-5'>接口</b>電路及設計

    基于FPGA的LVDS接口應用

    介紹了LVDS技術的原理,對LVDS接口在高速數據傳輸系統中的應用做了簡要的分析,著重介紹了基于FPGA的LVDS_TX模塊的應用,并通過其在DAC系統中的應用實驗進一步說明了
    發表于 01-11 10:46 ?101次下載
    基于FPGA的<b class='flag-5'>LVDS</b><b class='flag-5'>接口</b>應用

    LVDS顯示屏接口資料

    LVDS顯示屏接口LVDS顯示屏接口LVDS顯示屏接口LVD
    發表于 01-15 16:31 ?0次下載

    LVDS接口分類和時序及輸出格式的詳細資料說明

    本文檔的主要內容詳細介紹的是LVDS接口分類和時序及輸出格式的詳細資料說明。
    發表于 04-30 08:00 ?14次下載
    <b class='flag-5'>LVDS</b><b class='flag-5'>接口</b>分類和<b class='flag-5'>時序</b>及輸出格式的詳細資料說明

    LVDS接口有哪些分類

    LVDS(Low Voltage Differential Signaling)接口是一種低電壓差分信號傳輸LVDS(Low Voltage Differential Signaling)接口
    的頭像 發表于 01-18 11:20 ?2084次閱讀

    lvds接口需要驅動嗎

    LVDS(Low-Voltage Differential Signaling,低電壓差分信號)接口確實需要驅動,但其驅動方式與其他常見的接口有所不同。 一、LVDS
    的頭像 發表于 10-06 15:06 ?1370次閱讀
    <b class='flag-5'>lvds</b><b class='flag-5'>接口</b>需要驅動嗎

    高速ADC與FPGA的LVDS數據接口中避免時序誤差的設計考慮

    電子發燒友網站提供《高速ADC與FPGA的LVDS數據接口中避免時序誤差的設計考慮.pdf》資料免費下載
    發表于 10-15 09:50 ?6次下載
    高速ADC與FPGA的<b class='flag-5'>LVDS</b>數據<b class='flag-5'>接口</b>中避免<b class='flag-5'>時序</b>誤差的設計考慮

    lvds接口和HDMI的區別 lvds接口電路設計技巧

    LVDS(Low Voltage Differential Signaling,低電壓差分信號)接口和HDMI(High-Definition Multimedia Interface,高清多媒體
    的頭像 發表于 11-21 16:06 ?959次閱讀

    lvds接口適用于哪些設備 lvds接口兼容性問題解析

    LVDS(Low-Voltage Differential Signaling,低電壓差分信號)接口因其低功耗、低電磁干擾和長傳輸距離等特點,在多種設備中得到了廣泛應用。以下是對LVDS接口
    的頭像 發表于 11-21 16:11 ?1111次閱讀
    百家乐规则| 大发888 大发888游戏平台| E世博百家乐官网娱乐城| 大发888娱乐场下载 df888ylc3403| 百家乐官网五湖四海娱乐| 体育博彩| 百家乐视频世界| 百家乐官网龙虎的投注法| 大发888song58| 百家乐打闲赢机会多| 百家乐官网破战| 天柱县| 老虎机价格| 极速百家乐真人视讯| 宝马百家乐官网的玩法技巧和规则| 利来国际网址| 威尼斯人娱乐城优惠| 单机百家乐在线小游戏| 百家乐官网网站加盟| 德州扑克游戏大厅| 威尼斯人娱乐天上人间| 百家乐英皇赌场娱乐网规则| 哪里有百家乐代理| 粤港澳百家乐官网赌场娱乐网规则 | 百家乐代理合作| 玩百家乐的玩法技巧和规则 | 真人百家乐官网海立方| 昌乐县| 菲律宾沙龙国际| 青鹏棋牌官网| 欢乐谷百家乐官网的玩法技巧和规则 | 大发888赌城官方| 威尼斯人娱乐项目| 百家乐游戏解码器| 百家乐平台网| 百家乐博彩开户博彩通| 永利博百家乐现金网| 高楼24层风水好吗| 24山向名| 百家乐的必赢术| 百家乐手机软件|