吴忠躺衫网络科技有限公司

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

VCS編譯選項:-y及+libext+

sanyue7758 ? 來源:處芯積律 ? 2023-05-29 14:46 ? 次閱讀

VCS是一款常見的Verilog編譯工具,它提供很多編譯選項來控制編譯過程及其輸出。本文主要介紹以下兩個編譯選項:

-y

用于指定搜索路徑。例如,如果你將一個設(shè)計分為若干個不同的模塊或模塊庫,并希望在編譯期間找到這些文件,就可以使用-y選項告訴編譯器應(yīng)該去哪里尋找它們。例如,如果你的模塊庫位于"/path/to/mylib",可以使用以下命令:

vcs -y /path/to/mylib mydesign.v
編譯器在編譯mydesign時會在"/path/to/mylib"中查找任何需要的文件。

+libext+<.v>+<.svp>

用于指定庫擴(kuò)展名。默認(rèn)情況下,VCS會假設(shè)庫的擴(kuò)展名為".v"。但是,如果你的模塊庫使用了其他擴(kuò)展名(例如".sv"或".vh"),那么你需要通過此選項告訴編譯器使用正確的擴(kuò)展名。例如,如果你的模塊庫使用".svh"作為其擴(kuò)展名,則可以使用以下命令:

vcs +libext+.svh mydesign.v

這樣編譯器在編譯期間將所有包含庫引用的".svh"文件視為庫文件。

以上兩個選項經(jīng)常一起使用。例如,如果你有一個模塊庫,其文件位于"/path/to/mylib",并且使用".sv"作為擴(kuò)展名,則可以將以下命令用于編譯:

vcs -y /path/to/mylib +libext+.sv mydesign.v

編譯器在編譯過程中會在"/path/to/mylib"中查找任何需要的文件,并將所有包含庫引用的".sv"文件視為庫文件。

此外,在使用這兩個選項時還可以結(jié)合使用其他選項來指定編譯器的行為。例如:

+incdir+選項:用于指定頭文件的搜索路徑。與-y選項類似,但是專門用于包含頭文件而不是模塊庫文件。

+define+選項:用于定義預(yù)處理器宏。可以通過此選項為代碼中的條件編譯指令提供值。

+warn=noxxx選項:用于禁用特定的警告信息。例如,"+warn=noDNF"將關(guān)閉關(guān)于DNF表達(dá)式的警告。

如下面的示例:

vcs -y /path/to/mylib +libext+.sv +incdir+/path/to/header +define+DEBUG +warn=nodnf mydesign.v

這將啟用以下行為:

編譯器將在"/path/to/mylib"中查找任何需要的文件,并將所有包含庫引用的".sv"文件視為庫文件。

編譯器將在"/path/to/header"中查找任何需要的頭文件。

編譯器將為代碼中的"DEBUG"宏設(shè)置值。

編譯器將關(guān)閉關(guān)于DNF表達(dá)式的警告。

最近使用VIP中遇到“cannot find cell in liblist”的編譯錯誤,所以特別介紹以上的兩個選項。如果你在工作中也遇到類似問題,可以先檢查一下這兩個選項是否指定正確。

全文完,感謝閱讀。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 模塊
    +關(guān)注

    關(guān)注

    7

    文章

    2733

    瀏覽量

    47745
  • Verilog
    +關(guān)注

    關(guān)注

    28

    文章

    1351

    瀏覽量

    110389
  • VCS
    VCS
    +關(guān)注

    關(guān)注

    0

    文章

    80

    瀏覽量

    9646
  • 編譯器
    +關(guān)注

    關(guān)注

    1

    文章

    1642

    瀏覽量

    49283

原文標(biāo)題:VCS編譯選項:-y 及+libext+

文章出處:【微信號:處芯積律,微信公眾號:處芯積律】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    vcs實(shí)用技巧

    VCS編譯型verilog仿真器,VCS先將verilog/systemverilog文件轉(zhuǎn)化為C文件,在linux下編譯生成的可執(zhí)行文./simv即可得到仿真結(jié)果。
    的頭像 發(fā)表于 10-25 17:22 ?1225次閱讀
    <b class='flag-5'>vcs</b>實(shí)用技巧

    VCS仿真指南(第二版).pdf

    VCS-verilog compiled simulator是synopsys公司的產(chǎn)品.其仿真速度相當(dāng)快,而且支持多種調(diào)用方式;使用的步驟和modelsim類似,都要先做編譯,再調(diào)用仿真.Vcs
    發(fā)表于 12-15 10:27

    基于linux系統(tǒng)的VCS使用及仿真說明

    文件。主要命令如下vcs verilog文件 [-y 搜索路徑 +libext+.v -debug_all –ncli]其中 []中的選項是可選的。-
    發(fā)表于 07-18 16:18

    什么是VCS

    VCS編譯型Verilog模擬器,它完全支持OVI標(biāo)準(zhǔn)的Verilog HDL語言、PLI和SDF。VCS具有目前行業(yè)中最高的模擬性能,其出色的內(nèi)存管理能力足以支持千萬門級的ASIC設(shè)計,而其模擬精度也完全
    發(fā)表于 07-28 16:28 ?1.4w次閱讀

    編譯器_keil的優(yōu)化選項問題

    keil編譯器的優(yōu)化選項針對ARM,對STM32編譯的一些優(yōu)化的問題
    發(fā)表于 02-25 14:18 ?3次下載

    基于linux系統(tǒng)實(shí)現(xiàn)的vivado調(diào)用VCS仿真教程

    VCS-MX的版本,可以混合編譯Verilog和VHDL語言 由于在linux系統(tǒng)中個人用戶各種權(quán)限被限制,導(dǎo)致很多地方無法正常使用軟件之間的協(xié)調(diào)工作。 為了以防萬一,在此以個人用戶去實(shí)現(xiàn)vivado調(diào)用VCS仿真。
    的頭像 發(fā)表于 07-05 03:30 ?1.2w次閱讀
    基于linux系統(tǒng)實(shí)現(xiàn)的vivado調(diào)用<b class='flag-5'>VCS</b>仿真教程

    判斷Linux庫文件編譯時是否運(yùn)用-g選項的方法

    判斷Linux庫文件編譯時是否運(yùn)用-g選項的方法
    的頭像 發(fā)表于 06-22 08:40 ?3503次閱讀
    判斷Linux庫文件<b class='flag-5'>編譯</b>時是否運(yùn)用-g<b class='flag-5'>選項</b>的方法

    VCS獨(dú)立仿真Vivado IP核的一些方法總結(jié)

    的命令行加上‘-y選項,并給出庫文件路徑。這些庫文件在$VIVADO_INSTALLER_PATHdataverilogsrc,其中$VIVADO_INSTALLER_PA
    的頭像 發(fā)表于 03-22 10:31 ?4371次閱讀

    vcs學(xué)習(xí)筆記(常用選項/仿真流程/代碼覆蓋率/綜合后仿真/圖一樂技巧)

    VCS編譯型verilog仿真器,VCS先將verilog/systemverilog文件轉(zhuǎn)化為C文件,在linux下編譯生成的可執(zhí)行文./simv即可得到仿真結(jié)果。
    的頭像 發(fā)表于 05-23 16:04 ?1w次閱讀

    淺談VCS的兩種仿真flow

    幾乎所有的芯片設(shè)計、芯片驗證工程師,每天都在和VCS打交道,但是由于驗證環(huán)境的統(tǒng)一化管理,一般將不同的編譯仿真選項集成在一個文件里,只需要一兩個人維護(hù)即可。所以大部分人比較少有機(jī)會去深入地學(xué)習(xí)
    的頭像 發(fā)表于 01-10 11:20 ?3991次閱讀

    EDA仿真:VCS編譯Xilinx仿真步驟

    選擇VCS,再指定庫文件存放的路徑;如果VCS的環(huán)境變量設(shè)置好了,那么會自動跳出Simulator executable path的路徑的。
    發(fā)表于 03-31 10:21 ?2311次閱讀

    深入淺出編譯優(yōu)化選項(下)

    在《深入淺出編譯優(yōu)化選項(上)》中,我們介紹了如何在IAR Embedded Workbench編譯器中進(jìn)行編譯優(yōu)化等級配置、多文件編譯配置
    的頭像 發(fā)表于 04-21 10:19 ?1375次閱讀

    VCS實(shí)用技巧分享

    VCS編譯型verilog仿真器,VCS先將verilog/systemverilog文件轉(zhuǎn)化為C文件,在linux下編譯生成的可執(zhí)行文./simv即可得到仿真結(jié)果。
    的頭像 發(fā)表于 05-30 09:26 ?1466次閱讀
    <b class='flag-5'>VCS</b>實(shí)用技巧分享

    Linux交叉編譯選項與源碼與目標(biāo)文件分離

    交叉編譯選項 編譯Linux,通常只需要運(yùn)行 make menuconfig 配置要編譯的模塊,然后運(yùn)行 make 。Linux默認(rèn)是做本地編譯
    的頭像 發(fā)表于 09-27 11:48 ?913次閱讀

    VCS 仿真option 解析

    VCS的仿真選項編譯(compile-time)選項和運(yùn)行(run-time)選項編譯
    的頭像 發(fā)表于 01-06 10:19 ?3191次閱讀
    易胜博娱乐城| 银河国际娱乐| 百家乐官网网站排行| 百家乐官网太阳城真人游戏| 皇室百家乐娱乐城| 申博太阳城娱乐| 贵族国际娱乐城| 真人百家乐官网蓝盾| 中国百家乐软件| 中国足球竞猜网| 任我赢百家乐官网软件| 百家乐稳赢秘笈| 海王星国际| 万宝路百家乐官网的玩法技巧和规则 | 百家乐官网制胜秘| 天天百家乐的玩法技巧和规则 | 临泉县| 百家乐官网如何赚钱洗码| 真人百家乐送钱| 富宁县| 皇马百家乐官网的玩法技巧和规则| 立博百家乐的玩法技巧和规则| 上虞市| 网上百家乐骗人不| 大发8888娱乐场| 百家乐官网必赢外挂软件| 长沙百家乐的玩法技巧和规则| 澳门百家乐官网指数| 百家乐赔率技巧| 蓝盾国际| 24个招财方法| 泰无聊棋牌游戏中心| 百家乐官网真人游戏攻略| 威尼斯人娱乐城最新地址| 哪个百家乐官网投注比较好| 破战百家乐的玩法技巧和规则| 开心8百家乐官网现金网| 百家乐薯片| 玩百家乐官网高手支招篇| 百家乐网上真钱赌场娱乐网规则 | 百家乐官网现金投注信誉平台|