1 運行平臺
硬件:CRD500數字信號處理板
系統:win7/64;win7/32;win10/64
軟件:Quartus/ModelSimSE/Verilog/Matlab
2 主要功能及性能指標
3.2.1主要功能
1)產生基帶原始數據
2)幀同步信號提取
3.2.2主要性能指標
1) 發送端
系統時鐘:50MHz
基帶數據碼率:195.3125kbps
數據內容:幀長16位,幀同步字長7位,同步字為1011000
2) 接收端
系統時鐘:發送端送來的數據時或信號,195.3125kbps
同步方式:具有搜索、校驗、同步三種狀態:幀長、幀同步字、搜索容錯位數、校核容錯位數、同步容錯位數可通過修改程序參數快速設置。
3 程序結構框圖說明
幀同步電路系統主要由基帶數據生成模塊(pcm.v)、幀同步模塊(FrameSync.v)模塊組成。
審核編輯:劉清
-
數字信號處理
+關注
關注
15文章
563瀏覽量
45999 -
系統時鐘
+關注
關注
1文章
30瀏覽量
9362 -
幀同步系統
+關注
關注
0文章
2瀏覽量
5793
原文標題:插值法幀同步(Quartus/Verilog/CRD500)
文章出處:【微信號:杜勇FPGA,微信公眾號:杜勇FPGA】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
相關推薦
labview怎么用插值法選取電腦上excel的數據
基于LabVIEW的心電信號插值算法分析
![基于LabVIEW的心電信號<b class='flag-5'>插</b><b class='flag-5'>值</b>算法分析](https://file.elecfans.com/web2/M00/49/71/pYYBAGKhtFCABa0EAAAL7AjkhUU395.jpg)
評論