Umesh Jayamohan

自從第一個單芯片、硅基模數轉換器（ADC）問世以來，ADC一直跟上硅處理技術的快速發展。多年來，硅處理技術已經足夠先進，現在可以經濟地設計具有更強大數字處理功能的ADC。早期的ADC設計除了糾錯和數字驅動器外，很少使用數字電路。新系列GSPS（每秒千兆采樣）轉換器（也稱為RF采樣ADC）采用先進的65 nm CMOS技術，可以集成更多的數字處理能力，以增強ADC的性能。

高采樣率（在GSPS領域）也帶來了巨大的數據有效載荷（每秒比特數）。以雙通道9680位、14.1 GSPS/25 GSPS/1 MSPS/820 MSPS雙通道JESD500B模數轉換器AD204為例。在 1.25 GSPS 的最大采樣速率下，ADC 流

如此大量的數據將需要大量的LVDS路由通道來提取數字數據。為了便于實現這種大吞吐量，采用了JESD204B標準。JESD204B是一種高速數據傳輸協議，采用8b/10b編碼和加擾等功能，旨在提供足夠的信號完整性。使用JESD204B標準，總吞吐量現在變為

使用JESD204B標準，數據吞吐量可以分布在四個高速串行通道上，每個通道上以12.5 Gpbs的速度分配。將其與LVDS接口進行比較，在LVDS接口中，在大約1 Gbps/通道的線速上限下，芯片將需要超過28對！

快速檢查AD9680數據手冊就會發現，在設置鏈路方面，有相當多的字母湯。早期LVDS ADC更容易實現，而新一代JESD204B ADC則稍微復雜一些。當您考慮到內部數字下變頻器（DDC）設置時，它們變得更加復雜。但是，ADC設置主要由該字母表中的三個字母決定：

L = 每個JESD204B鏈路的通道數

M = 每個JESD204B鏈路的轉換器數量

F = JESD204B鏈路中每幀數據的八位字節數

以AD9250為例，它是一款雙通道14位、250 MSPS JESD204B模數轉換器。圖1顯示了AD9250在默認設置下的框圖。

圖1.設置AD9250。

在此設置中，JESD204B鏈路（JESD204B發送器）非常簡單，因為AD9250無需進行額外的數字處理。對于JESD204B鏈路，通道A變為轉換器0 （M0），而通道 B 變為轉換器 1 （M1），這意味著 M 的值變為 2。此設置的總線速為

將其與AD9680在1 GSPS下的采樣進行比較，但在本例中，在復雜（I/Q）設置中使用兩個數字下變頻器。圖2所示為AD9680，其中使用數字下變頻器將1 GSPS采樣的數據抽取<>倍。這會產生輸出采樣率 （F外） 的 250 MSPS。

圖2.設置AD9860-1000時，兩個DDC設置為抽取4。

從圖2可以清楚地看出，AD9680使用內部片內數字下變頻器可以有效降低采樣速率。由于每個DDC輸出一個16位流，因此實際（物理）轉換器位流現在與JESD204B字母湯的“M”參數解耦。根據標準，M 是每個鏈路的轉換器數量。在修改后的方案中，M 現在成為稱為虛擬轉換器的參數。盡管AD9680實際上只有兩個ADC通道（A和B），但DDC處于復數輸出模式時，現在有四個不同的（16位）數據流連接到JESD204B接口。對于JESD204B接口，現在看起來有四個（虛擬）轉換器發送位流。因此，M = 4或轉換器乘法行為。在這種情況下，輸出線速率變為

AD9680的JESD204B接口的靈活性在這里變得顯而易見，因為根據接收邏輯（ASIC或FPGA）的線速可接受性，現在有兩種選擇。表1顯示了圖204所示AD9680設置中JESD2B接口的可用選項。

表 1.AD9680 ADC的JESD204B輸出接口的配置選項

對于像AD9680這樣具有四個DDC的雙通道ADC，表2顯示了可用于各種配置的虛擬轉換器映射。

表 2.AD9680 ADC的JESD204B輸出接口的配置選項