MarkDown簡(jiǎn)明語法手冊(cè)
1. 斜體和粗體
使用 * 和 ** 表示斜體和粗體。
示例：
這是 斜體 ，這是 粗體 。
2. 分級(jí)標(biāo)題
使用 === 表示一級(jí)標(biāo)題，使用 --- 表示二級(jí)標(biāo)題。
示例：
這是一個(gè)一級(jí)標(biāo)題
============================
這是一個(gè)二級(jí)標(biāo)題
--------------------------------------------------
### 這是一個(gè)三級(jí)標(biāo)題
你也可以選擇在行首加井號(hào)表示不同級(jí)別的標(biāo)題 (H1-H6)，例如：# H1, ## H2, ### H3，#### H4。
3. 外鏈接
使用 描述 為文字增加外鏈接。
示例：
這是去往 本人帳號(hào) 的鏈接。
4. 無序列表
使用 *，+，- 表示無序列表。
示例：
- 無序列表項(xiàng) 一
- 無序列表項(xiàng) 二
- 無序列表項(xiàng) 三
5. 有序列表
使用數(shù)字和點(diǎn)表示有序列表。
示例：
- 有序列表項(xiàng) 一
- 有序列表項(xiàng) 二
- 有序列表項(xiàng) 三
6. 文字引用
使用 > 表示文字引用。
示例：
野火燒不盡，春風(fēng)吹又生。
7. 行內(nèi)代碼塊
使用 代碼 表示行內(nèi)代碼塊。
示例：
讓我們聊聊 html。
8. 代碼塊
使用 四個(gè)縮進(jìn)空格 表示代碼塊。
示例：
這是一個(gè)代碼塊，此行左側(cè)有四個(gè)不可見的空格。
9. 插入圖像
使用 !\\[描述](圖片鏈接地址) 插入圖像。
10.空白行
（1）html換行標(biāo)簽：
在任意的位置輸入即可以實(shí)現(xiàn)換行效果。
<br/>
（2）使用nbsp：
只有在空白行才能換行，否則只能作為一個(gè)空格。
更多MarkDown語法請(qǐng)參見 ：
學(xué)習(xí)更多編程知識(shí)，請(qǐng)關(guān)注我的公眾號(hào)：
[代碼的路]
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
編程
+關(guān)注
關(guān)注
88文章
3637瀏覽量
93981 -
代碼
+關(guān)注
關(guān)注
30文章
4825瀏覽量
69041 -
語法
+關(guān)注
關(guān)注
0文章
44瀏覽量
9865 -
MarkDown
+關(guān)注
關(guān)注
0文章
46瀏覽量
293
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
Verilog硬件描述語言參考手冊(cè)
一. 關(guān)于 IEEE 1364 標(biāo)準(zhǔn)二. Verilog簡(jiǎn)介三. 語法總結(jié)四. 編寫Verilog HDL源代碼的標(biāo)準(zhǔn)五. 設(shè)計(jì)流程
發(fā)表于 11-04 10:12
?4次下載
VSCode中Markdown借助plantuml繪制流程圖
VSCode中Markdown里通過plantuml繪制流程圖，簡(jiǎn)直不要太方便。
Lua語法基礎(chǔ)教程（下篇）
今天我們繼續(xù)學(xué)習(xí)Lua語法基礎(chǔ)教程，下篇。 九、函數(shù) 9.1 初識(shí)函數(shù) 函數(shù)是指一段在一起的、可以做某一件事兒的程序，也叫做子程序。 在前面的內(nèi)容中，我們已經(jīng)接觸過了函數(shù)的調(diào)用，這個(gè)函數(shù)就是前面用到
Lua語法基礎(chǔ)教程（中篇）
今天我們繼續(xù)學(xué)習(xí)Lua語法基礎(chǔ)教程，中篇。 五、變量 5.1 number變量 變量，可以看作是一個(gè)桶，在里面裝你想要裝的內(nèi)容。這些內(nèi)容可以是Lua包含的所有合法類型。 例如：我想要新建一個(gè)桶，名叫
Lua語法基礎(chǔ)教程（上篇）
今天我們來學(xué)習(xí)Lua語法基礎(chǔ)教程。由于篇幅過長(zhǎng)，將分為上中下三篇進(jìn)行講解，本篇為上篇。 一、初識(shí)Lua Lua 是一種輕量小巧的腳本語言，它用標(biāo)準(zhǔn)C語言編寫并以源代碼形式開放。這意味著什么呢？這
《DNK210使用指南 -CanMV版 V1.0》第七章 基于CanMV的MicroPython語法開發(fā)環(huán)境搭建
第七章 基于CanMV的MicroPython語法開發(fā)環(huán)境搭建 前面章節(jié)中已經(jīng)介紹了如何編譯CanMV固件，并將編譯好的CanMV固件燒錄至Kendryte K210，本章將介紹如何在Windows
發(fā)表于 09-13 09:30
TestStand表達(dá)式中常用的語法規(guī)則和運(yùn)算符使用
TestStand也有自己的語言嘛？在回答這個(gè)問題之前大家可以想一下在使用TestStand時(shí)有一個(gè)和語言密切相關(guān)的屬性。沒錯(cuò)那就是表達(dá)式(Expressions)，在這篇文章中，小編將以Q&A的方式來帶著大家來理解并熟悉TestStand表達(dá)式中較為常用的一些語法規(guī)則以及運(yùn)算符使用。
鴻蒙原生應(yīng)用元服務(wù)開發(fā)-初識(shí)倉(cāng)頡開發(fā)語言
倉(cāng)頡編程語言是一種面向全場(chǎng)景應(yīng)用開發(fā)的通用編程語言，可以兼顧開發(fā)效率和運(yùn)行性能，并提供良好的編程體驗(yàn)，主要具有如下特點(diǎn)：
語法簡(jiǎn)明高效 ：倉(cāng)頡編程語言提供了一系列簡(jiǎn)明高效的語法，旨在減
發(fā)表于 08-15 10:00
TINA-TI導(dǎo)入spice模型失敗，提示語法元素錯(cuò)誤是哪里出了問題？
在使用TINA-TI 導(dǎo)入器件的Spice模型時(shí)，提示錯(cuò)誤語法元素錯(cuò)誤，不能導(dǎo)入器件，其spice內(nèi)容如下：煩請(qǐng)知道，非常感謝！
* DRB501VM-40 D model
* PKG: UMD2
發(fā)表于 08-09 07:51
鴻蒙原生應(yīng)用元服務(wù)開發(fā)-初識(shí)倉(cāng)頡開發(fā)語言
倉(cāng)頡編程語言是一種面向全場(chǎng)景應(yīng)用開發(fā)的通用編程語言，可以兼顧開發(fā)效率和運(yùn)行性能，并提供良好的編程體驗(yàn)，主要具有如下特點(diǎn)：
語法簡(jiǎn)明高效 ：倉(cāng)頡編程語言提供了一系列簡(jiǎn)明高效的語法，旨在減
發(fā)表于 07-30 17:49
HarmonyOS Next 原生應(yīng)用開發(fā)-ArkTS語法適配背景說明
ArkTS在保持TypeScript（簡(jiǎn)稱TS）基本語法風(fēng)格的基礎(chǔ)上，進(jìn)一步通過規(guī)范強(qiáng)化靜態(tài)檢查和分析，使得在程序開發(fā)期能檢測(cè)更多錯(cuò)誤，提升程序穩(wěn)定性，并實(shí)現(xiàn)更好的運(yùn)行性能。本文將進(jìn)一步解釋為
發(fā)表于 07-01 16:49
FPGA學(xué)習(xí)筆記---基本語法
Verilog語法是指硬件能夠?qū)崿F(xiàn)的語法。它的子集很小。常用的RTL語法結(jié)構(gòu)如下：
1、模塊聲明：module ... end module
2、端口聲明：input, output, inout
發(fā)表于 06-23 14:58
直流可編程電子負(fù)載IT8500系列編程與語法指南
電子發(fā)燒友網(wǎng)站提供《直流可編程電子負(fù)載IT8500系列編程與語法指南.pdf》資料免費(fèi)下載
發(fā)表于 04-14 09:56
?3次下載
工商網(wǎng)監(jiān)
評(píng)論