在使用Altium Designer的過程中
我們收到許多用戶的提問
Q&A系列將針對用戶關注度較高的問題
請Altium技術專家為大家答疑解惑
為存檔而在*.PcbDoc中放置層堆棧表等文檔時可能會遇到一些問題,因為它可能不支持所有新增元素,例如,表面處理層。Altium認為舊方法有些過時,因此希望能引導您使用Draftsman。
我們建議使用Draftsman來滿足您所有的圖紙綜合輸出需求。Draftsman乍一看可能令人望而卻步,但是它其實可以變得簡單,僅需在 Draftsman頁面上添加一個堆棧層并將其配置為outjob的一部分即可。
以下是示例步驟:
1.在您的項目中添加一個新的Draftsman文檔,并使其在您的工作區中處于活動狀態。
2.從菜單中選擇Place ? Layer Stack Legend,然后將圖層堆棧在頁面上。
3.保存Draftsman文檔。
4.在您的Outjob中,將剛剛創建的Draftsman添加至Documentation Outputs,并將其與Output Containers中的PDF對象鏈接。
審核編輯:湯梓紅
-
PDF
+關注
關注
1文章
169瀏覽量
33799 -
Altium Designer
+關注
關注
48文章
398瀏覽量
44751 -
Draftsman
+關注
關注
0文章
2瀏覽量
1450
原文標題:【Q&A】層堆棧導出PDF時缺少底部表面處理層
文章出處:【微信號:AltiumChina,微信公眾號:Altium】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
相關推薦
效率突破30.22%,通過優化HTL和采用SHJ底部電池實現鈣鈦礦/硅疊層太陽能電池性能提升
![效率突破30.22%,通過優化HTL和采用SHJ<b class='flag-5'>底部</b>電池實現鈣鈦礦/硅疊<b class='flag-5'>層</b>太陽能電池性能提升](https://file1.elecfans.com/web2/M00/90/B6/wKgaomTcZGeAJZInAAAfzRiM67Q313.png)
在OSI模型中哪一層負責處理加密和解密的數據
MultiGABSE-AU物理層PMA子層及PMD子層的相關機制
![MultiGABSE-AU物理<b class='flag-5'>層</b>PMA子<b class='flag-5'>層</b>及PMD子<b class='flag-5'>層</b>的相關機制](https://file1.elecfans.com/web3/M00/03/6E/wKgZO2doyX-ARWdeAAAa7Nqhx4A758.png)
AUTOSAR中通信堆棧的配置 AUTOSAR通信模塊測試方法
超級電容器的為什么雙電層間隔小
四層鋁基板:創新電路的基石
三星2億像素3層堆棧式傳感器即將問世
![三星2億像素3<b class='flag-5'>層</b><b class='flag-5'>堆棧</b>式傳感器即將問世](https://file1.elecfans.com/web2/M00/01/10/wKgaomasl86AN0OTAAA6bTjcKWs131.png)
神經網絡中的卷積層、池化層與全連接層
華為顯示面板專利公布,聚焦介質層、平坦化層、像素界定層及電路設計
![華為顯示面板專利公布,聚焦介質<b class='flag-5'>層</b>、平坦化<b class='flag-5'>層</b>、像素界定<b class='flag-5'>層</b>及電路設計](https://file1.elecfans.com/web2/M00/C1/4F/wKgaomXVVFqANxdyAAHIr2Yuvl8870.png)
如何選擇pcb表面處理方法
![如何選擇pcb<b class='flag-5'>表面</b><b class='flag-5'>處理</b>方法](https://file1.elecfans.com/web2/M00/BE/B7/wKgZomW2FlaAI_H6AAHZKt5qQFI170.png)
評論