相控陣波束賦形架構大致可分為模擬波束賦形系統(tǒng)、數字波束賦形系統(tǒng)或以上兩者的某種組合——采用模擬子陣列，經過數字處理后形成最終天線波束方向圖。后一類（基于數字組合的子陣列）結合了模擬和數字波束賦形，通常稱為混合波束賦形。

在業(yè)界對軟件定義天線的探索中，人們非常希望實現全數字相控陣，以便最大限度地提高天線方向圖的可編程性。在實踐中，特別是隨著頻率提高，封裝、功耗和數字處理方面的挑戰(zhàn)迫使人們減少數字通道數。混合波束賦形緩解了實施工程師常常面對的數字通道密度需求，因此可能會在未來某個時間作為一種實用方案出現。

圖1.混合波束賦形RF一般框圖

圖1展示了一個代表性混合波束賦形架構，顯示了該架構中包含的主要子系統(tǒng)。大多數混合波束賦形系統(tǒng)都是這一概念的某種變體。從右到左觀察框圖，可以直觀地理解該架構：空中的波前入射到天線元件，經過微波電路到達數據轉換器，再進行數字處理后形成最終的數字波束數據。框圖將混合波束賦形架構展示為七個子系統(tǒng)的組合：

天線元件：將空中的微波能量轉換為同軸介質上的微波信號。

發(fā)射/接收(T/R)模塊：包含接收低噪聲放大器(LNA)和發(fā)射高功率放大器(HPA)，以及用于在發(fā)射和接收之間進行選擇的開關。

模擬波束賦形：將選定數量的元件組合成一個模擬子陣列。

微波上/下變頻：如果工作頻率大于數據轉換器的工作范圍，則使用頻率轉換將工作頻率轉換為適合數據轉換器處理的中頻(IF)。

數據轉換器：將微波頻率轉換為數字。

數字上/下變頻：隨著高速數據轉換器的普及，數據轉換器的速率通常大于處理帶寬所需的速率。使用數據轉換器集成電路(IC)中嵌入的數字上/下變頻特性，將同相/正交相位(I/Q)數據流降低到與應用的處理帶寬相稱的較低速率，可以節(jié)省系統(tǒng)功耗。

數字波束賦形：最后，將I/Q數據流加權合并，形成最終的數字波束數據。

微波工程師在混合波束賦形架構中面臨的挑戰(zhàn)之一是隨著系統(tǒng)架構的演變進行性能預測。級聯微波分析已被業(yè)界充分理解，相關文獻非常完備。數字波束賦形測量也有文獻記載，但實測與建模得到的混合波束賦形微波指標比較方面的文獻還很有限，缺乏一個用于外推到更大系統(tǒng)設計的基準。

本文將討論混合波束賦形系統(tǒng)的接收機動態(tài)范圍分析，并比較一個32元件混合波束賦形測試平臺的測量值和預測值。最初開發(fā)的混合波束賦形原型平臺是為了在一個代表性架構中驗證IC設計，并支持X波段（8GHz至12GHz）相控陣架構的快速原型設計。然而，隨著表征的開始，很明顯需要一種系統(tǒng)性預測性能指標的方法。ADI的目的是記述分析方法以及測量數據的比較，使工程師能夠利用一個經表征的基準來構建類似但更大的系統(tǒng)。

原型硬件

ADI開發(fā)了一個32元件的混合波束賦形原型平臺，如圖2所示。詳細信號鏈如圖3所示。

圖2.X波段（8GHz至12GHz）相控陣原型設計和開發(fā)系統(tǒng)

圖3.原型硬件詳細框圖

前端由32個發(fā)射/接收模塊和8個模擬波束賦形IC (BFIC)組成。兩個BFIC輸出組合產生四個8元件子陣列。四個子陣列連接到一個4通道微波上/下變頻器。該4通道微波上/下變頻器再連接到一個包含四個模數轉換器(ADC)和四個數模轉換器(DAC)的數字轉換器IC。ADC以4 GSPS采樣，而DAC以12 GSPS采樣。

微波頻率設置為8GHz至12GHz。本振(LO)設置為具有固定IF（中心頻率為4.5GHz）的高端LO。在該IF頻率時，ADC在第三奈奎斯特區(qū)進行采樣。

利用一個商用FPGA板進行數據采集。同時開發(fā)了一個MATLAB計算機控制界面，以便能夠在真實硬件中快速表征仿真波形。數據分析及后續(xù)處理在MATLAB中進行。

模擬子陣列級聯分析

除信號合并點外，所有傳統(tǒng)級聯方程均適用于模擬子陣列的級聯分析。如果信號在合并點處的幅度和相位匹配，并且噪聲不相關，那么信號增益和噪聲增益將不同。因此，需要一種方法來以不同方式跟蹤這些項。

所用方法

圖4說明了所使用的方法。圖4a顯示了信號增益和噪聲增益分開的點。真正的合并器具有插入損耗項和理論合并項。這可以用圖4b來解釋。最后，如果跟蹤噪聲溫度（如圖4c所示），那么可以在每一級的輸入和輸出端跟蹤噪聲功率。

圖4.一種用于模擬相干合并的級聯分析方法：分別跟蹤信號增益和噪聲增益。跟蹤器件噪聲溫度和折合到輸入端的器件噪聲功率提供了一種分別跟蹤這些增益項的方法。

為了計算任意級輸出端的噪聲功率，須將器件折合到輸入端的噪聲與輸入噪聲線性相加，然后轉換回dBm/Hz并加到器件噪聲增益上。

要根據器件噪聲系數計算折合到輸入端噪聲，須計算噪聲溫度并轉換為折合到輸入端的噪聲功率。

噪聲溫度(Te)可以根據器件噪聲系數計算：

其中T為環(huán)境溫度（單位為K）。

根據噪聲溫度可以計算折合到輸入端的器件噪聲：

其中k為玻爾茲曼常數。

相干合并的直觀描述

信號與噪聲合并的直觀視圖有助于理解該方法的目的。首先假設校準已執(zhí)行，因此所有信號的幅度和相位都匹配，并且噪聲不相關，但幅度也相等，合并器輸入端的所有通道都是如此。

如果僅使能了部分元件（校準或各種測試和調試配置常常就是這種情況），那么還需要一種方法來跟蹤結果。

信號和噪聲輸出電平可以計算如下：

信號功率 = 輸入功率 + 信號增益

信號增益 = 20log(開啟的通道數) - 插入損耗 - 10log(合并器輸入端口數)

噪聲功率 = 輸入噪聲功率 + 噪聲增益

噪聲增益 = 10log(開啟的通道數) - 插入損耗 - 10log(合并器輸入端口數)

注意這種方法的結果。表1總結了若干模擬合并器通道數的信號增益和噪聲增益，既有每個輸入都通電和校準的情況，也有僅一個輸入通電和校準而其他端口端接的情況。

表1.無損合并器的信號/噪聲增益

級聯電子表格

基于所描述的方法，創(chuàng)建了圖5所示的級聯電子表格，其中包括關于跟蹤已使能元件數量的規(guī)定。圖中既顯示了單個元件使能的情況，也顯示了所有八個元件使能的情況。

圖5.級聯計算

在數據轉換器捕獲數據后，對數字數據進行快速傅里葉變換(FFT)，從而得到測量結果，因此結果中包含數據轉換器規(guī)格。跟蹤的最終指標是ADC指標，稱為接收機輸入。為了快速驗證測量結果，還計算了給定輸入功率的預期FFT幅度和交調產物。

實測數據

測試設備

測試設置如圖2和圖3所示。用于提供接收機輸入、LO、ADC采樣時鐘和整個系統(tǒng)參考時鐘的具體實驗室設備如表2所示。系統(tǒng)內的數字化儀IC用于捕獲以下結果中顯示的樣本。

表2.用作后文中數據采集部分的測試設備

校準

對于所有測量，在數據分析之前都會進行校準。該系統(tǒng)由32個天線元件、8個BFIC和一個包含4個ADC的數字化儀IC組成。每個數字化儀IC的ADC信號鏈都包括數字下變頻器形式的強化型數字信號處理(DSP)模塊，其中的數字控制振蕩器(NCO)能夠在子陣列級別將相移應用于每個數字化通道。因此，8個天線元件形成本文所定義的單個子陣列，共享一個公共ADC和DSP信號鏈。系統(tǒng)提供的相位和幅度調整在模擬域通過BFIC實現，在數字域通過NCO和可編程有限脈沖響應(PFIR)模塊實現。

最初選擇通道1作為所有其他通道對齊的基線。在模擬域內，BFIC可變增益放大器(VGA)用于對齊整個陣列的幅度，而BFIC移相器(PS)用于對齊子陣列內的相位。在數字域內，使用NCO相位偏移對齊每個子陣列的相位。

校準開始于一次使能每個子陣列的一個模擬通道（例如，通道1、通道3、通道17和通道19，如圖6右側所示），因此總共四個信號同時被數字化儀IC上的四個ADC數字化。這樣可以計算與每個子陣列之間的相位誤差直接相關的每個子陣列通道的相對相位偏移誤差。計算出所有三個通道相對于基準通道1的相位偏移誤差后，應用所計算的NCO相位偏移，并基于每個通道補償此相位誤差，以使所有子陣列在相位上對齊。

圖6.校準利用了模擬相位控制和數字相位控制旋鈕

原始通道，并使能子陣列2、3、4中的另外三個通道。相對于子陣列1上的基線通道1同時捕獲所有四個通道，可以計算這三個新通道的相位誤差。一旦計算出這些相位誤差，就可以使用BFIC移相器補償此相位誤差。重復該過程，直到所有通道在模擬和數字域中都相位對齊。為了對齊子陣列1中的每個通道，子陣列2中相位對齊的通道3用作比較點，因為它在校準序列的第一步之前已經相位對齊。結果是模擬相位調整補償子陣列內的相位誤差，而NCO相位偏移補償跨子陣列的相位誤差。

FFT

所有性能測量均基于連續(xù)波(CW)數據捕獲的FFT進行評估。信號發(fā)生器設置為相干頻率，并且在FFT中不應用加權。圖7顯示了單音測量的代表性FFT。

圖7.單音FFT，RF輸入為~10 GHz、–50 dBm，LO = 14.5 GHz、5 dBm，ADC速率為4 GSPS，粗NCO = 550 MHz，DDC：16倍、250 MSPS I/Q數據速率，FFT樣本數為4096

從左到右的曲線分別對應如下情況：使能單個元件，子陣列中的所有八個元件，以及四個子陣列數字合并。從這些FFT可以觀察混合波束賦形對接收機動態(tài)范圍的影響。

當子陣列中啟用N個元件時，信號功率增加20logN。噪聲功率也會增加，整體SNR會提高。

當子陣列以數字方式合并時，數據有所增長。基于額外位執(zhí)行FFT會導致相對于滿量程的信號電平保持不變，但相對于滿量程的噪聲降低。

許多元件上的雜散內容的幅度在子陣列級別上會增加，但子陣列之間不相關，雜散內容在全陣列級別上降低到噪聲中。

圖8顯示了雙音測量的代表性FFT。從左到右的曲線分別對應如下情況：使能單個元件，子陣列中的所有八個元件，以及四個子陣列數字合并。FFT跨度減小以實現交調產物的可視化。

圖8.雙音FFT，RF輸入：~10 GHz、–50 dBm，LO = 14.5 GHz、5 dBm，ADC速率為4 GSPS，粗NCO = 550 MHz，DDC：16倍、250 MSPS I/Q數據速率，FFT樣本數為4096，曲線放大至±10 MHz。

交調產物隨使能的元件數量增加而增加。這是因為合并器之后的電路的功率更高，因此交調產物也更高。然而，當模擬子陣列以數字方式合并時，雙音信號和交調產物的幅度均接近平均值。

在此測試配置的情況下，觀察到主載波邊緣外的相位噪聲相關。在該配置中，所有通道都有一個公共LO、一個公共RF輸入和一個公共電源。實際上，對于大型陣列，應該避免這種情況。有關跟蹤陣列中相關噪聲與不相關噪聲的進一步討論，請參見文章：“基于經驗的多通道相位噪聲模型在16通道演示器中的驗證”，“相控陣用分布式直接采樣S波段接收機測量總結”，以及“帶有分布式鎖相環(huán)的相控陣的系統(tǒng)級 LO相位噪聲模型”。

性能測量

圖9全面總結了接收機性能測量。圖9a是不同頻率的FFT相對于滿量程的幅度。使用此數據和輸入功率，可以計算接收機滿量程電平，如圖9b所示。圖9c是在FFT處理中計算的噪聲譜密度(NSD)，單位為dBFS/Hz。載波周圍的幾個FFT頻帶被移除，因此噪聲代表白噪聲，不受測試配置的相位噪聲影響。

圖9.接收機性能測量

基于圖9a和圖9c可以計算信噪比(SNR)，如圖9d所示。觀察到兩種效應。第一，在子陣列級別，SNR增幅略高于10logN。這是因為合并后的噪聲功率更高，合并器之后器件的噪聲系數影響較小。第二，當子陣列以數字方式合并時，SNR增幅為10logN。

圖9e顯示了單個元件、子陣列和全數字化陣列的無雜散動態(tài)范圍(SFDR)。隨著更多元件加入陣列，性能持續(xù)改進，這表明測試配置中的所有雜散都是不相關的。

圖9f顯示了輸入三階交調截點(IIP3)。此結果直觀地來自雙音FFT。由于交調產物增多，子陣列IIP3較低。陣列級IIP3接近子陣列級的平均值。

請注意，對于所有這些測量，數據都非常接近級聯分析中的建模值。除圖9d和9e之外的圖形都包含建模值。圖9d和9e是間接確定的，未在電子表格中明確定義，故不包含建模值。

觀察結果總結

從所有信號在相位和幅度上對齊的假設開始，測量結果與預測非常吻合。級聯分析要求在模擬合并器處分離信號增益和噪聲增益。基于噪聲輸入和器件折合到輸入端的噪聲跟蹤噪聲功率是一種有效的方法。

在子陣列級別，當開啟通道時：

相關的相位噪聲項值得注意。在此測試配置中觀察到相關的相位噪聲。這可以通過圖8中的近載波噪聲看出，其中頻率軸被放大到足夠大以顯示該效應。使用來自測試設備的公共微波輸入和LO輸入。這意味著微波信號和LO相位噪聲是相關的。共享電源也可能導致相關貢獻，電壓在此測試配置中共享。在該測試配置中，接收機測試期間沒有調試相關相位噪聲的主要來源。但是，需要注意到這一點，它將是該硬件的一個未來研究領域。