電子發燒友網報道（文/吳子鵬）Chiplet，小芯片，也被譯為芯粒，其核心思想是通過預先開發設計好的die直接集成到IC封裝中，以此來降低芯片開發的時間和成本。

目前主流的做法是，如果要打造一顆高性能的芯片，需要開發一個片上系統（SoC），然后借助晶圓代工廠的先進工藝將里面的功能單元微縮，在相同面積或者更小面積的裸片上實現更高的性能。很明顯，隨著特征尺寸逐漸逼近物理極限，且工藝復雜度越來越高，這條路越走下去難度會越大。

通俗地講，小芯片的方式就是像搭積木一樣制造芯片，AMD、英特爾、臺積電、Marvell、Cadence等產業巨頭對其都頗為關注，將其視為延續摩爾定律的選擇之一。在這里，我們看一下AMD在小芯片方面的布局。

可以說，業界如今對于小芯片的關注，AMD在其中起到了重要作用。小芯片概念最早可以追溯到上世紀七十年代的多芯片模組——將原來制造好的芯片再加以組裝。2014 年，芯片設計公司開始關注到這項技術。2016年，美國國防部高級研究計劃局Darpa 啟動Chips 項目，里面提到了chiplet Reuse 的想法。但小芯片真正聲名鵲起還是因為AMD EYPC系列CPU的成功。

2017年，AMD 在其“Zen 2”架構中使用小芯片來開發EYPC 服務器處理器“Naples”，根據當時的AMD工程師表述，采用這樣的創新方式，比片上系統設計減少了一半的成本，并大幅降低了設計時間。隨后，AMD在消費級 CPU和企業級 EPYC 處理器中都部署了“Zen 2”小芯片技術。

AMD在官網中提到，“Zen 2”核心在“Zen”架構之上進行了重大更新。主要優勢如下：

時鐘周期指令數提升高達 15％

3 級高速緩存容量翻倍（高達32MB）

浮點吞吐能力翻倍（256位）

OpCache 容量翻倍（4K）

Infinity Fabric 帶寬翻倍（512位）

全新的 TAGE 分支預測器

我們以Ryzen 3000 為例來看一下這項技術的創新點。在之前片上系統的AMD CPU中，會使用四個 Zen CPU 模塊，而在Ryzen 3000 中，AMD采用了Zen 2核心，也就是8個小CPU核心，采用臺積電7nm工藝，并搭載了采用格芯14nm工藝的 I/O 芯片，既保證了性能，又降低了成本。

通過采用7nm工藝的小CPU核心，AMD EPYC Rome 處理器擁有多達 8 個芯片，從而使平臺能夠支持多達 64 個內核。目前，小芯片技術已經廣泛大量應用于AMD的EPYC服務器CPU和線程撕裂者桌面CPU產品中。

在CPU取得成功之后，AMD又計劃將小芯片技術引入到了GPU領域。半導體制造設備也有光罩尺寸限制，這實質上造成了一個障礙，無法制造更大的 GPU，這讓后續單顆GPU芯片的性能提升非常困難。在專利中AMD提到，由于多數應用是以單個GPU為前提打造的，所以為了保留現有的應用編程模型，將小芯片設計實現在GPU上向來都是一大挑戰。

為了解決這一挑戰，AMD使用高帶寬互連來促進小芯片之間的通信，AMD將這種交聯稱為 HBX。該方法具體的實現方式是將CPU連接到第一個GPU小芯片，并且用一個無源互連將L3緩存和小芯片之間的其他通道連接在一起。這意味著就 CPU而言，它與一個大GPU而不是一堆小GPU進行通信。 從開發人員的角度來看，GPU模型不會發生變化。

在 COMPUTEX 2021 上，AMD 總裁兼首席執行官 Lisa Su 分享了AMD在3D小芯片方面的最新進展。她表示，AMD 將繼續利用 AMD 3D 小芯片技術鞏固其領先的 IP 和對領先制造和封裝技術的投資，這是一項封裝突破，使用行業領先的混合鍵合方法將 AMD 的創新小芯片架構與3D堆疊相結合，提供超過200倍的互連密度，2D小芯片的數量和密度是現有 3D封裝解決方案的15倍以上。與臺積電密切合作率先推出的行業領先技術，其能耗也低于當前的3D解決方案，是世界上最靈活的主動對主動硅堆疊技術。

聲明：本文由電子發燒友原創，轉載請注明以上來源。如需入群交流，請添加微信elecfans999，投稿爆料采訪需求，請發郵箱huangjingjing@elecfans.com。

編輯：jq