吴忠躺衫网络科技有限公司

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA中浮點運算定標實現(xiàn)方法

潤和軟件 ? 來源:CSDN技術(shù)社區(qū) ? 作者:jf_1689824307.4557 ? 2021-08-12 09:53 ? 次閱讀

有些FPGA中是不能直接對浮點數(shù)進行操作的,只能采用定點數(shù)進行數(shù)值運算。對于FPGA而言,參與數(shù)學運算的書就是16位的整型數(shù),但如果數(shù)學運算中出現(xiàn)小數(shù)怎么辦呢?要知道,F(xiàn)PGA對小數(shù)是無能為力的,一種解決辦法就是采用定標。

數(shù)的定標就是將要運算的浮點數(shù)擴大很多倍,然后取整,再用這個數(shù)進行運算,運算得到的結(jié)果再縮小相應的倍數(shù)就可以了。在設(shè)計中,一定不要忘記小數(shù)點。在FPGA 中是體現(xiàn)不出來小數(shù)點的,小數(shù)點的位置只有程序員知道。Q表示小數(shù)點的位置,Q15就表示小數(shù)點在第15位。

浮點數(shù)(x)轉(zhuǎn)換為定點數(shù)(xq):xq=(int)x*2^Q

定點數(shù)(xq)轉(zhuǎn)換浮點數(shù)(x):x= (float)xq*2^(-Q)

比如,16進制數(shù)2000H,用Q0表示就是8192;若用Q15表示,則為0.25。

下面介紹Q格式運算中Q值的確定:

(1)定點加減法:需要轉(zhuǎn)換成相同Q格式才能加減

(2)定點乘法:不同Q格式的數(shù)據(jù)相乘,相當于Q值相加

(3)定點除法:不同Q格式的數(shù)據(jù)相除,相當于Q值相減

(4)定點左移:相當于Q值增加

(5)定點右移:相當于Q值減少

比如,Q15表示的4000H(浮點數(shù)0.5)乘以Q15表示的4000H,4000H×4000H=1000 0000H,乘完之后Q值變?yōu)?5+15=30,即結(jié)果為0.01B,即為浮點數(shù)0.25。

編輯:jq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1630

    文章

    21798

    瀏覽量

    606032
  • 數(shù)據(jù)
    +關(guān)注

    關(guān)注

    8

    文章

    7145

    瀏覽量

    89583
  • 浮點運算
    +關(guān)注

    關(guān)注

    0

    文章

    19

    瀏覽量

    11207

原文標題:FPGA中浮點運算實現(xiàn)方法——定標

文章出處:【微信號:hoperun300339,微信公眾號:潤和軟件】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    為什么研究浮點加法運算,對FPGA實現(xiàn)方法很有必要?

    處理等方面受到了限制,由于FPGA關(guān)于浮點數(shù)的運算只能自行設(shè)計,因此,研究浮點加法運算
    發(fā)表于 07-05 06:21

    如何利用FPGA實現(xiàn)高速流水線浮點加法器研究?

    處理等方面受到了限制,為什么研究浮點加法運算FPGA實現(xiàn)方法很有必要? 因為FPGA
    發(fā)表于 08-15 08:00

    求一種在FPGA實現(xiàn)單精度浮點加法運算方法

    介紹一種在FPGA實現(xiàn)的單精度浮點加法運算器,運算器算法的實現(xiàn)考慮了
    發(fā)表于 04-29 06:27

    浮點運算方法

    浮點運算方法:  
    發(fā)表于 01-16 09:22 ?29次下載
    <b class='flag-5'>浮點</b><b class='flag-5'>運算</b><b class='flag-5'>方法</b>

    DSP的浮點運算方法

      DSP的浮點運算方法
    發(fā)表于 01-16 09:25 ?4次下載

    用VHDL語言在CPLD/ FPGA實現(xiàn)浮點運算

     介紹了用VHDL 語言在硬件芯片上實現(xiàn)浮點加/ 減法、浮點乘法運算方法,并以Altera 公司的FLEX10K系列產(chǎn)品為硬件平
    發(fā)表于 07-28 14:06 ?85次下載

    浮點運算單元的FPGA實現(xiàn)

    浮點加法是數(shù)字信號處理的一種非常頻繁且非常重要的操作,在現(xiàn)代數(shù)字信號處理應用浮點加法運算幾乎占到全部
    發(fā)表于 04-10 10:47 ?8次下載
    <b class='flag-5'>浮點</b><b class='flag-5'>運算</b>單元的<b class='flag-5'>FPGA</b><b class='flag-5'>實現(xiàn)</b>

    浮點運算FPGA實現(xiàn)

    結(jié)構(gòu)復雜,采用DSP實現(xiàn)會增加系統(tǒng)負擔,降低系統(tǒng)速度。在某些對速度要求較高的情況,必須采用專門的浮點運算處理器。 EDA/FPGA技術(shù)不斷發(fā)展,其高速、應用靈活、低成本的優(yōu)點使其廣泛應
    發(fā)表于 04-10 14:25 ?17次下載

    如何在FPGA中正確處理浮點數(shù)運算

    使用插值算法實現(xiàn)圖像縮放是數(shù)字圖像處理算法中經(jīng)常遇到的問題。我們經(jīng)常會將某種尺寸的圖像轉(zhuǎn)換為其他尺寸的圖像,如放大或者縮小圖像。由于在縮放的過程中會遇到浮點數(shù),如何在FPGA中正確的處理浮點
    的頭像 發(fā)表于 03-18 11:03 ?5180次閱讀

    FPGA浮點數(shù)轉(zhuǎn)化為定點數(shù)方法

    FPGA在常規(guī)運算時不能進行浮點運算,只能進行定點整型運算,在處理數(shù)據(jù)的小數(shù)乘加運算和除法
    的頭像 發(fā)表于 10-13 16:23 ?4912次閱讀

    浮點與定點運算以及數(shù)據(jù)定標和精度問題

    計算機體系結(jié)構(gòu)浮點和定點數(shù)據(jù)的表示 1、定點數(shù): 定點數(shù)指小數(shù)點在數(shù)的位置是固定不變的,通常有定點整數(shù)和定點小數(shù)或者說是定點分數(shù)。在對小數(shù)點位置作出選擇之后即定標定了Q值后,
    的頭像 發(fā)表于 12-06 10:00 ?5083次閱讀

    為什么研究浮點加法運算,對FPGA實現(xiàn)方法很有必要?

    浮點加法器是現(xiàn)代信號處理系統(tǒng)中最重要的部件之一。FPGA是當前數(shù)字電路研究開發(fā)的一種重要實現(xiàn)形式,它與全定制ASIC電路相比,具有開發(fā)周期短、成本低等優(yōu)點。 但多數(shù)FPGA不支持
    的頭像 發(fā)表于 09-22 10:40 ?1226次閱讀
    為什么研究<b class='flag-5'>浮點</b>加法<b class='flag-5'>運算</b>,對<b class='flag-5'>FPGA</b><b class='flag-5'>實現(xiàn)</b><b class='flag-5'>方法</b>很有必要?

    浮點LMS算法的FPGA實現(xiàn)

    運算運算步驟遠比定點運算繁瑣,運算速度慢且所需硬件資源大大增加,因此基于浮點運算的LMS算法的
    的頭像 發(fā)表于 12-21 16:40 ?873次閱讀

    FPGA浮點四則運算實現(xiàn)過程

    由于定點的四則運算比較簡單,如加減法只要注意符號擴展,小數(shù)點對齊等問題即可。在本文中,運用在前一節(jié)描述的自定義浮點格式FPGA數(shù)的表示
    的頭像 發(fā)表于 11-16 11:19 ?615次閱讀
    <b class='flag-5'>FPGA</b><b class='flag-5'>中</b><b class='flag-5'>浮點</b>四則<b class='flag-5'>運算</b>的<b class='flag-5'>實現(xiàn)</b>過程

    FPGA浮點四則運算是什么

    由于定點的四則運算比較簡單,如加減法只要注意符號擴展,小數(shù)點對齊等問題即可。在本文中,運用在前一節(jié)描述的自定義浮點格式FPGA數(shù)的表示
    的頭像 發(fā)表于 11-16 12:51 ?378次閱讀
    <b class='flag-5'>FPGA</b><b class='flag-5'>中</b>的<b class='flag-5'>浮點</b>四則<b class='flag-5'>運算</b>是什么
    代理百家乐官网免费试玩| 百家乐官网游戏厅| 百家乐官网棋牌游| 百家乐桌子轮盘| 大发888被查封| 百家乐官网作弊手段| 钱柜百家乐官网的玩法技巧和规则 | 百家乐平台租用| 威尼斯人娱乐城客服| 资阳市| 百家乐官网大赌场娱乐网规则 | 宝马会娱乐城官网| 百家乐官网推锅| 可以玩百家乐的博彩网站| 金赞娱乐城真人娱乐| 网上百家乐官网有人赢过吗| 百家乐游戏规则玩法| 皇冠现金网是真的吗| 百家乐官网平注胜进与负追| 百家乐赌博技巧大全| 皇冠备用网址| 尉犁县| 澳门百家乐官网手机软件| 大发888注册送58网站| 百家乐官网心得打法| 沙龙百家乐娱乐网| 江安县| 澳门百家乐官网新濠天地| 运城百家乐的玩法技巧和规则 | 大世界百家乐官网的玩法技巧和规则 | 邯郸百家乐园怎么样| 网上现金棋牌| 百家乐新台第二局| 任你博| 百家乐官网技巧技巧| 香港六合彩曾道人| 温州百家乐官网的玩法技巧和规则 | 最大的百家乐网站| 百家乐官网没有必胜| 可以玩百家乐的博彩网站| 圣淘沙百家乐官网游戏|