吴忠躺衫网络科技有限公司

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

基于Vivado下怎么找到關鍵路徑?

FPGA技術驛站 ? 來源:TeacherGaoFPGAHub ? 作者:TeacherGaoFPGAHub ? 2021-07-06 17:22 ? 次閱讀

什么是關鍵路徑?

關鍵路徑分為兩類:一類是時序違例的路徑,主要是建立時間違例;

另一類是時序沒有違例,但邏輯級數較高的路徑。當然,第一類路徑中可能會包含第二類路徑。

對于第一類路徑,其違例的原因無外乎邏輯延遲太大、線延遲太大或者時鐘Skew太大等。可以根據具體原因對癥下藥。對于第二類路徑,其“副作用”比較明顯:

工具犧牲了其他路徑換取了這類路徑的收斂,最終我們可能會看到時序違例的路徑反倒是那些邏輯級數很低甚至為0的路徑,而這類路徑通常已經沒有什么優化空間了。此時,要實現整個設計的時序收斂就變得捉襟見肘了。

因此,在設計早期找到這類路徑至關重要。

編輯:jq

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 時鐘
    +關注

    關注

    11

    文章

    1746

    瀏覽量

    131799
  • 路徑
    +關注

    關注

    0

    文章

    50

    瀏覽量

    12507

原文標題:Vivado下如何找關鍵路徑?

文章出處:【微信號:Lauren_FPGA,微信公眾號:FPGA技術驛站】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    Vivado Design Suite用戶指南: 設計分析與收斂技巧

    電子發燒友網站提供《Vivado Design Suite用戶指南: 設計分析與收斂技巧.pdf》資料免費下載
    發表于 01-15 15:28 ?0次下載
    <b class='flag-5'>Vivado</b> Design Suite用戶指南: 設計分析與收斂技巧

    Vivado Design Suite用戶指南:邏輯仿真

    電子發燒友網站提供《Vivado Design Suite用戶指南:邏輯仿真.pdf》資料免費下載
    發表于 01-15 15:25 ?0次下載
    <b class='flag-5'>Vivado</b> Design Suite用戶指南:邏輯仿真

    科技云報到:數字化轉型,從不確定性到確定性的關鍵路徑

    科技云報到:數字化轉型,從不確定性到確定性的關鍵路徑
    的頭像 發表于 11-16 16:52 ?396次閱讀
    科技云報到:數字化轉型,從不確定性到確定性的<b class='flag-5'>關鍵</b><b class='flag-5'>路徑</b>

    Xilinx_Vivado_SDK的安裝教程

    I Agree,然后點擊 Next: 選擇 Vivado HL System Edition(一般選擇這個設計套件比較完整,它比 Vivado HL Design Edition 多了一個 System Generator for DSP with Mat
    的頭像 發表于 11-16 09:53 ?1644次閱讀
    Xilinx_<b class='flag-5'>Vivado</b>_SDK的安裝教程

    每次Vivado編譯的結果都一樣嗎

    很多FPGA工程師都有這種困惑,Vivado每次編譯的結果都一樣嗎? 在AMD官網上,有這樣一個帖子: Are Vivado results repeatable for identical
    的頭像 發表于 11-11 11:23 ?569次閱讀
    每次<b class='flag-5'>Vivado</b>編譯的結果都一樣嗎

    多臺倉儲AGV協作全局路徑規劃算法的研究

    多AGV動態路徑規劃需解決沖突避免,核心在整體協調最優。規劃時考慮道路設計、擁堵、最短路徑和交通管制,用A*算法避免重復路徑和轉彎,同時需交通管制防相撞。創新響應需求是關鍵,良好
    的頭像 發表于 10-28 17:38 ?357次閱讀
    多臺倉儲AGV協作全局<b class='flag-5'>路徑</b>規劃算法的研究

    Vivado使用小技巧

    有時我們對時序約束進行了一些調整,希望能夠快速看到對應的時序報告,而又不希望重新布局布線。這時,我們可以打開布線后的dcp,直接在Vivado Tcl Console里輸入更新后的時序約束。如果調整
    的頭像 發表于 10-24 15:08 ?436次閱讀
    <b class='flag-5'>Vivado</b>使用小技巧

    Vivado編輯器亂碼問題

    ,但是在Vivado里面打開用sublime寫的代碼之后,經常出現中文亂碼,讓人很不舒服。究其原因就是一般來說第三方的編輯器是采用utf8的編碼方式,而vivado的text editor不是這種方式。
    的頭像 發表于 10-15 17:24 ?1024次閱讀
    <b class='flag-5'>Vivado</b>編輯器亂碼問題

    Vivado 2024.1版本的新特性(2)

    從綜合角度看,Vivado 2024.1對SystemVerilog和VHDL-2019的一些特性開始支持。先看SystemVerilog。
    的頭像 發表于 09-18 10:34 ?1073次閱讀
    <b class='flag-5'>Vivado</b> 2024.1版本的新特性(2)

    Vivado 2024.1版本的新特性(1)

    Vivado 2024.1已正式發布,今天我們就來看看新版本帶來了哪些新特性。
    的頭像 發表于 09-18 10:30 ?1569次閱讀
    <b class='flag-5'>Vivado</b> 2024.1版本的新特性(1)

    優化 FPGA HLS 設計

    ,將設計導出到 RTL 中的 Vivado 項目中。在“解決方案”,選擇“導出 RTL”。 它將在后臺執行 Vivado 并生成項目文件 (XPR)。它還應該編譯設計,并且應該在控制臺
    發表于 08-16 19:56

    在不重新安裝Vivado的情況,是否能夠安裝線纜驅動器?

    如果 Xilinx USB/Digilent 線纜驅動器在安裝 Vivado 設計套件時還沒有安裝,或者 Xilinx USB/Digilent 線纜驅動器被禁用,在不全面重新安裝 Vivado 的情況,是否能夠重新安裝該驅動
    的頭像 發表于 05-16 11:21 ?730次閱讀

    Vivado編譯常見錯誤與關鍵警告梳理與解析

    Xilinx Vivado開發環境編譯HDL時,對時鐘信號設置了編譯規則,如果時鐘由于硬件設計原因分配到了普通IO上,而非_SRCC或者_MRCC專用時鐘管腳上時,編譯器就會提示錯誤。
    的頭像 發表于 04-15 11:38 ?6074次閱讀

    詳解Vivado非工程模式的精細設計過程

    將設置設計的輸出路徑,設置設計輸出路徑的步驟如下所示。 第一步:如圖4.3所示,在“Vivado%”提示符后輸入命令“set outputDir ./gate_Created_Data/top_output”。
    發表于 04-03 09:34 ?1920次閱讀
    詳解<b class='flag-5'>Vivado</b>非工程模式的精細設計過程

    Eclipse如何設置Linker文件路徑

    電腦沒有F盤,可Eclispe 編譯提示找不到F盤的linker script file,暈了,找半天沒找到,哪里可以設置linker路徑呢?
    發表于 02-22 07:31
    百家乐官网视频游戏网站| 百家乐官网77s| 百家乐官网必胜绝| 澳门百家乐心| 赌博的危害| 中国百家乐官网软件| 百家乐视频游戏双扣| 金冠娱乐城最新网址| 百家乐官网发牌盒子| 百家乐娱乐分析软件v| bet365娱乐平台| 百家乐官网高手怎么下注| 百家乐桌台布| tt线上娱乐| 百家乐官网翻天百度影音| 大发888大发888官方| 百家乐官网最新缆| 棋牌百家乐有稳赚的方法吗 | 哪里有百家乐官网代理| 连环百家乐怎么玩| 百家乐官网赢钱皇冠网| 百家乐赌的技巧| 真龙国际娱乐| 星期8百家乐官网娱乐城| 威尼斯人娱乐城官网lm0| 百家乐官网注册优惠平台| 闲和庄百家乐娱乐| 克拉克百家乐官网试玩| 百家乐大白菜| 百家乐官网真人投注网站| 做生意的好风水| 马牌线上娱乐| 百家乐3带厂家地址| 大发888在线娱乐加盟合作| 尊龙百家乐官网娱乐| 百家乐筹码皇冠| 百家乐官网下| 皇冠开户投注网| A8百家乐游戏| 玉环县| 博彩百家乐的玩法技巧和规则 |