ADI是業(yè)界卓越的半導(dǎo)體公司,在模擬信號、混合信號和數(shù)字信號處理的設(shè)計(jì)與制造領(lǐng)域都發(fā)揮著十分重要的作用。到目前為止,推出了多款芯片,涉及的領(lǐng)域十分廣闊。針對推出的芯片,都有配套的開發(fā)板與其芯片子模塊進(jìn)行配套使用,所以配套資源包含該芯片的FPGA邏輯代碼,都上傳到github上,所有的代碼都是免費(fèi)公開的。
2 工程建立
2.1 自我環(huán)境檢查
首先檢查自己的Vivado或者Quartus的版本號,選擇對應(yīng)的ADI官方提供的免費(fèi)HDL與no-OS庫。HDL庫存放的是對應(yīng)芯片的FPGA驅(qū)動程序,no-OS存放的是芯片SDK下的C程序。
2.2 克隆對應(yīng)代碼
利用git軟件克隆hdl與no-OS庫,以便后續(xù)使用。
git clone https://github.com/analogdevicesinc/no-OS.git
git clone https://github.com/analogdevicesinc/hdl.git
2.3 安裝編譯工具
在Windows電腦上安裝Cygwin軟件,詳細(xì)的安裝教程網(wǎng)上很多,不在贅述。也可以用Vivado或者Quartus自帶的編譯器進(jìn)行編譯,用戶可自己嘗試。
Cygwin是一個在windows平臺上運(yùn)行的類UNIX模擬環(huán)境,是cygnus solutions公司開發(fā)的自由軟件(該公司開發(fā)的著名工具還有eCos,不過現(xiàn)已被Redhat收購)。它對于學(xué)習(xí)UNIX/Linux操作環(huán)境,或者從UNIX到Windows的應(yīng)用程序移植,或者進(jìn)行某些特殊的開發(fā)工作,尤其是使用GNU工具集在Windows上進(jìn)行嵌入式系統(tǒng)開發(fā),非常有用。隨著嵌入式系統(tǒng)開發(fā)在國內(nèi)日漸流行,越來越多的開發(fā)者對Cygwin產(chǎn)生了興趣。
2.4 編譯tcl工程
首先找到自己Vivado或者Quartus安裝的具體目錄,打開Cygwin,輸入下面的指令并執(zhí)行(根據(jù)自己的目錄輸入)。
export PATH=$PATH:/cygdrive/C/Xilinx/Vivado/2018.2/bin
找到上述下載的hdl庫目錄,先對library進(jìn)行編譯,如果不確定接下來工程需要哪些庫,對全部庫文件編譯即可。
make -C C:/gitadi/analogdevicesinc/hdl/hdl-hdl_2018_r2/library all
接下來對想要編譯的工程進(jìn)行編譯,由于fmcomms5包含兩片AD9361,正式我所需要的參考工程,在選擇對應(yīng)的開發(fā)板zc706即可(不要對所有的工程進(jìn)行編譯,工程量太大)。
make -C C:/gitadi/analogdevicesinc/hdl/hdl-hdl_2018_r2/projects/fmcomms5/zc706
編譯完成后,打開對應(yīng)的工程,可以看到詳細(xì)的工程設(shè)計(jì),用戶可以根據(jù)自己的需求進(jìn)行修改。
2.5 詳細(xì)的參考文章
上述講解只針對Windows環(huán)境下Vivado相關(guān)工程的編譯,如果用戶有Linux系統(tǒng)或者使用Quartus軟件需求等等,更為詳細(xì)的編譯說明參考鏈接如下:https://wiki.analog.com/resources/fpga/docs/build
3 no-OS庫的編譯
上述工程編譯完成后,導(dǎo)出bit文件到SDK,并將no-OS庫下對應(yīng)工程的c文件拷貝到SDK工程之下,重新編譯即可得到整個完整工程(HDL工程與ARM工程)。接下來用戶就可以對整個工程進(jìn)行測試修改,轉(zhuǎn)化為自己的程序。
如果對SDK下c文件工程的建立與編譯仍然不清楚,可以參考以下官方鏈接:https://wiki.analog.com/resources/eval/user-guides/ad-fmcomms2-ebz/software/baremetal
需要注意的一點(diǎn)就是,官方給的工程量比較大,需要將堆棧設(shè)置到合理的值,否則編譯會出現(xiàn)錯誤。
原文標(biāo)題:AD9361官方FPGA工程編譯
文章出處:【微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
責(zé)任編輯:haq
-
FPGA
+關(guān)注
關(guān)注
1630文章
21798瀏覽量
606065 -
ADI
+關(guān)注
關(guān)注
146文章
45860瀏覽量
251919
原文標(biāo)題:AD9361官方FPGA工程編譯
文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
AD9361 RF捷變收發(fā)器,評估套件和開發(fā)資源
![<b class='flag-5'>AD9361</b> RF捷變收發(fā)器,評估套件和開發(fā)資源](https://file1.elecfans.com//web3/M00/02/3C/wKgZO2db38-AOdl8AACo5cXnL94177.png)
【米爾-紫光PG2L100H國產(chǎn)FPGA開發(fā)板試用】官方LED例程測試體驗(yàn)
多平臺FPGA工程快速移植與構(gòu)建
![多平臺<b class='flag-5'>FPGA</b><b class='flag-5'>工程</b>快速移植與構(gòu)建](https://file1.elecfans.com/web2/M00/0C/E9/wKgaomc9mmCAYJB3AAASbz_3ZSk271.png)
每次Vivado編譯的結(jié)果都一樣嗎
![每次Vivado<b class='flag-5'>編譯</b>的結(jié)果都一樣嗎](https://file1.elecfans.com/web2/M00/0C/31/wKgaomcxeQ-AAfSbAAAMvmYJJn8901.png)
FPGA算法工程師、邏輯工程師、原型驗(yàn)證工程師有什么區(qū)別?
linux開發(fā)板如何編譯curl
添加ESP-ADF的過程中,ESP-ADF中example工程編譯出錯的原因?
AD9361和AD9371里接收機(jī)的性能有哪些不同呢?
![<b class='flag-5'>AD9361</b>和AD9371里接收機(jī)的性能有哪些不同呢?](https://file1.elecfans.com/web2/M00/CB/A2/wKgaomYfQN6AQw4zAAAGnwzQ0ug811.png)
AD9361 BBPLL鎖相環(huán)失鎖(Z706)
fpga工程師前景如何
fpga工程師就業(yè)趨勢
3562-Qt工程編譯說明
![3562-Qt<b class='flag-5'>工程</b><b class='flag-5'>編譯</b>說明](https://file1.elecfans.com/web2/M00/C3/88/wKgaomXmcuSAL4JvAAONnqoWO8E843.png)
AD9361接收器簡述的應(yīng)用及功能解析——chiptuo(芯片拓展者)
![<b class='flag-5'>AD9361</b>接收器簡述的應(yīng)用及功能解析——chiptuo(芯片拓展者)](https://file1.elecfans.com/web2/M00/C1/BC/wKgZomXepOKAajRbAAChau0NXSY871.png)
評論