原創聲明:
本原創教程由芯驛電子科技(上海)有限公司(ALINX)創作,版權歸本公司所有,如需轉載,需授權并注明出處。
適用于板卡型號:
AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG
vivado工程目錄為“ps_hello/vivado”
vitis工程目錄為“ps_rtc/vitis”
1.RTC介紹
實時時鐘(rtc)單元為系統和應用軟件提供精確的時間基準。為了滿足高精度的需要,實時時鐘還包括校準電路,以補償溫度和電壓波動。RTC 由 VCC-PSAUX 或 VCC-PSBATT 電源供電。當輔助電源可用時,RTC 使用它保持計數器活動。當輔助電源不可用時,RTC 自動切換到 VCC PSBATT 電源。RTC 功能如下:
1)系統掉電時,該單元自動切換至電池供電,實現時鐘的不間斷運行
2)支持報警設置和周期中斷設置
3)校準電路以確保時間精準
4)三個計數器
時間秒計數器,32 位,可以計數約 136 年
32 KHz 參考時鐘計數器,表示 1 秒的計數
用于校準的 4 位分數計數器
![o4YBAGAKMQiABQ4uAACJabGpoXw935.jpg](https://file.elecfans.com//web1/M00/DB/B1/o4YBAGAKMQiABQ4uAACJabGpoXw935.jpg)
RTC控制器結構圖
![pIYBAGAKMQiADN7jAACBFWj3pX4406.jpg](https://file.elecfans.com//web1/M00/DC/30/pIYBAGAKMQiADN7jAACBFWj3pX4406.jpg)
2. 中斷介紹
1)ARM cortex-A系列處理器,提供了4個管腳給soc,實現外界中斷的傳遞。分別是:nIRQ、nFIQ、nVIRQ、nVFIQ。arm系統中,會有多個外設,均有可能產生中斷發送給core,因此就需要有一個中斷控制器來作為中間的橋接,收集soc的所有中斷信號,然后仲裁選擇合適(高優先級)的中斷,再發送給CPU,等待CPU處理。
2)這里中間的橋接,就是arm公司推出的大名鼎鼎的gic(general interrupt controller)。gic其實是一個架構,版本歷經了gicv1,gicv2,gicv3,gicv4。
3)Ultrascale+中斷框圖如下
![o4YBAGAKMQmAQlZ-AACnZk4inwk187.jpg](https://file.elecfans.com//web1/M00/DB/B1/o4YBAGAKMQmAQlZ-AACnZk4inwk187.jpg)
圖中包含兩個GIC:
RPU GIC:PL390(arm公司設計的對應GICv1 IP)
APU GIC:GIC-400(arm公司設計的對應GICv2 IP)
4)RPU GIC,其系統功能框圖如下:
![pIYBAGAKMQmALFVcAACf4RcNuCE113.jpg](https://file.elecfans.com//web1/M00/DC/30/pIYBAGAKMQmALFVcAACf4RcNuCE113.jpg)
從圖中可以看到,中斷源主要有三種:
PPI:private peripheral interrupt,私有外設中斷,該中斷來源于外設,只對固定的core有效。
SPI:shared peripheral interrupt,共享外設中斷,該中斷來源于外設,可以對所有的core有效。
SGI:software-generated interrupt,軟中斷,軟件產生的中斷,用于給指定的core發送中斷信號
控制器功能框圖如下:
![o4YBAGAKMQqACPp-AACGkscayxg380.jpg](https://file.elecfans.com//web1/M00/DB/B1/o4YBAGAKMQqACPp-AACGkscayxg380.jpg)
上圖中, ICD的控制寄存器主要如下:
![pIYBAGAKMQuARG8eAAEzML9bDxQ698.jpg](https://file.elecfans.com//web1/M00/DC/30/pIYBAGAKMQuARG8eAAEzML9bDxQ698.jpg)
1)APU GIC,功能框圖如下
![o4YBAGAKMQuACHd7AABXKcQQ_TU392.jpg](https://file.elecfans.com//web1/M00/DB/B1/o4YBAGAKMQuACHd7AABXKcQQ_TU392.jpg)
GICv2,將中斷分成了group0和group1。使用寄存器GICD_IGROUPRn來對每個中斷,設置組。其中group0:安全中斷,由nFIQ驅動,group1:非安全中斷,由nIRQ驅動。支持最大1020個中斷。其中斷號分配如下:
![pIYBAGAKMQuADXPNAAAeBXvK15E723.jpg](https://file.elecfans.com//web1/M00/DC/30/pIYBAGAKMQuADXPNAAAeBXvK15E723.jpg)
GICv2,主要由兩部分組成:distributor及cpu interface。
distributor,用來收集所有的中斷來源,并且為每個中斷源設置中斷優先級,中斷分組,中斷目的core。當有中斷產生時,將當前最高優先級中斷,發送給對應的cpu interface。其功能有:全局中斷使能、每個中斷的使能、中斷的優先級、中斷的分組、中斷的目的core、中斷觸發方式、對于SGI中斷,傳輸中斷到指定的core、每個中斷的狀態管理、提供軟件,可以修改中斷的pending狀態
cpu interface,將GICD發送的中斷信息,通過IRQ,FIQ管腳,發送給連接到該cpu接口的core。其功能有:將中斷請求發送給cpu、對中斷進行認可(acknowledging an interrupt)、中斷完成識別(indicating completion of an interrupt)、設置中斷優先級屏蔽、定義中斷搶占策略、決定當前處于pending狀態最高優先級中斷
gicv2,定義了自己的一些寄存器,這些寄存器,都是使用memory-mapped的方式去訪問的,也就是在soc中,會留有一片空間,給gic。cpu通過訪問這部分空間,來對gic進行操作。主要寄存器如下:
![o4YBAGAKMQyAOKS8AAA0j87473E824.jpg](https://file.elecfans.com//web1/M00/DB/B1/o4YBAGAKMQyAOKS8AAA0j87473E824.jpg)
這里中斷只是作簡單介紹,需要詳細了解的,請參照xilinx提供的文檔:ug1085-zynq-ultrascale-trm.pdf。
軟件工程師工作內容
以下為軟件工程師負責內容。
3. Vitis程序編寫
3.1 創建Platform工程
1)點擊Tools->Launch Vitis
![pIYBAGAKMQyAbnk4AABu2rrtFg0316.jpg](https://file.elecfans.com//web1/M00/DC/30/pIYBAGAKMQyAbnk4AABu2rrtFg0316.jpg)
2) 與前面的Hello World實驗不同,我們只建立Platform工程
![o4YBAGAKMQyAf6QyAAAb4CnbLpw517.jpg](https://file.elecfans.com//web1/M00/DB/B1/o4YBAGAKMQyAf6QyAAAb4CnbLpw517.jpg)
3) 填入工程名字,要與XSA文件的名字一樣,點擊Next
![pIYBAGAKMQ2ABhzlAACGDUHbF-A543.jpg](https://file.elecfans.com//web1/M00/DC/30/pIYBAGAKMQ2ABhzlAACGDUHbF-A543.jpg)
4) 點擊Next
![o4YBAGAKMQ2AcMF0AABvI6_VwWc233.jpg](https://file.elecfans.com//web1/M00/DB/B1/o4YBAGAKMQ2AcMF0AABvI6_VwWc233.jpg)
5) 選擇XSA文件
![pIYBAGAKMQ6ARisKAABMJ5fkDVI544.jpg](https://file.elecfans.com//web1/M00/DC/30/pIYBAGAKMQ6ARisKAABMJ5fkDVI544.jpg)
保持默認,點擊Finish
![o4YBAGAKMQ6AT4NuAAB06vYhAg8524.jpg](https://file.elecfans.com//web1/M00/DB/B1/o4YBAGAKMQ6AT4NuAAB06vYhAg8524.jpg)
6) 點開platform.spr,并點開BSP
![pIYBAGAKMQ-AcLXtAABtCt8ijIo047.jpg](https://file.elecfans.com//web1/M00/DC/30/pIYBAGAKMQ-AcLXtAABtCt8ijIo047.jpg)
7) 找到RTC驅動,并點擊Import Examples
![o4YBAGAKMRCAB_0jAABK2babjPc843.jpg](https://file.elecfans.com//web1/M00/DB/B1/o4YBAGAKMRCAB_0jAABK2babjPc843.jpg)
8) 非常幸運,有中斷的例子,怎么就知道這個例子就是中斷的例子呢?是通過“intr”猜測的,所以,基本功很重要,不然你連找例程都不會。
![pIYBAGAKMRCAOUIhAABbzrKHJAQ082.jpg](https://file.elecfans.com//web1/M00/DC/30/pIYBAGAKMRCAOUIhAABbzrKHJAQ082.jpg)
9) 在這里就導入了example工程
![o4YBAGAKMRGAV7zvAABiMHIhpVg375.jpg](https://file.elecfans.com//web1/M00/DB/B1/o4YBAGAKMRGAV7zvAABiMHIhpVg375.jpg)
下面就是閱讀代碼,然后修改代碼了,當然,可能一下不能完全理解這些代碼,只能在以后的應用中去反復練習
10)通過函數XRtcPsu_GetCurrentTime來獲取系統秒計數器值,用函數XRtcPsu_SecToDateTime將計數值轉換為我們能看明白的年月日時分秒。
![pIYBAGAKMRGACY1UAAAp2xqK7SA341.jpg](https://file.elecfans.com//web1/M00/DC/30/pIYBAGAKMRGACY1UAAAp2xqK7SA341.jpg)
11)設置中斷時間,中斷時間PERIODIC_ALARM_PERIOD宏定義為2,也就是2秒中斷一次
![pIYBAGAKMRKAHUCeAAB42KMdbiQ884.jpg](https://file.elecfans.com//web1/M00/DC/30/pIYBAGAKMRKAHUCeAAB42KMdbiQ884.jpg)
12)Build Project編譯
![o4YBAGAKMROAOuXPAAB8GoxXTtU218.jpg](https://file.elecfans.com//web1/M00/DB/B1/o4YBAGAKMROAOuXPAAB8GoxXTtU218.jpg)
13)了解一下中斷控制器的使用,主要分為幾個步驟,初始化中斷控制器GIC初始化中斷異常中斷服務函數注冊在中斷控制器中使能中斷使能中斷異常。有兩步需要注意,在中斷控制器中使能中斷是要根據中斷號使能相應的中斷,比如本章介紹的RTC,是在中斷控制器GIC中的使能中斷,而后面的使能外設中斷是指在外設中打開它的中斷,正常情況下是不打開的,打開之后就可以產生中斷傳遞到中斷控制器GIC。在以后的實驗中可以借鑒這種寫法。
![pIYBAGAKMROAcADnAAGzjCfkg6U530.jpg](https://file.elecfans.com//web1/M00/DC/30/pIYBAGAKMROAcADnAAGzjCfkg6U530.jpg)
4. 下載調試
1)打開串口終端;
2)下載調試程序的方法前面教程已經講解,不再復述;
3)和我們預期一樣,串口每兩秒會看斷一次;
![o4YBAGAKMROAN9GxAAAk--kCb9k310.jpg](https://file.elecfans.com//web1/M00/DB/B1/o4YBAGAKMROAN9GxAAAk--kCb9k310.jpg)
5. 實驗總結
實驗中通過簡單的修改Vitis的例程,就完成了RTC,中斷的應用,看似簡單的操作,但蘊含了豐富的知識,我們需要非常了解RTC的原理、中斷的原理,這些基本知識是學習好ZYNQ的必要條件。
-
FPGA
+關注
關注
1630文章
21796瀏覽量
605996 -
實時時鐘
+關注
關注
4文章
248瀏覽量
65965 -
RTC
+關注
關注
2文章
542瀏覽量
67028 -
Zynq
+關注
關注
10文章
610瀏覽量
47296 -
MPSoC
+關注
關注
0文章
199瀏覽量
24321
發布評論請先 登錄
相關推薦
【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十九章PL端AXI GPIO的使用
![【<b class='flag-5'>ZYNQ</b> <b class='flag-5'>Ultrascale+</b> <b class='flag-5'>MPSOC</b> <b class='flag-5'>FPGA</b>教程】<b class='flag-5'>第二十</b>九章PL<b class='flag-5'>端</b>AXI GPIO的使用](https://file.elecfans.com//web1/M00/DB/B3/o4YBAGAKMzKAY6pDAACmFyv6F58317.jpg)
如何調試Zynq UltraScale+ MPSoC VCU DDR控制器
閑話Zynq UltraScale+ MPSoC(連載1)
![閑話<b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>MPSoC</b>(連載1)](https://file1.elecfans.com//web2/M00/A6/A6/wKgZomUMP2aAN5iQAAATigkZVDs222.jpg)
閑話Zynq UltraScale+ MPSoC(連載5)
![閑話<b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>MPSoC</b>(連載5)](https://file1.elecfans.com//web2/M00/A6/A7/wKgZomUMP2aASDWfAABHltDFPh8029.png)
Zynq UltraScale+ MPSoC的發售消息
米爾科技Zynq UltraScale+ MPSoC技術參考手冊介紹
![米爾科技<b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>MPSoC</b>技術參考手冊介紹](https://file.elecfans.com/web1/M00/AA/66/o4YBAF2peUWAOg6KAAMHSiNFbVQ735.png)
如何調試 Zynq UltraScale+ MPSoC VCU DDR 控制器?
![如何調試 <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>MPSoC</b> VCU DDR 控制器?](https://file.elecfans.com/web1/M00/DC/1C/pIYBAGAJnL2APVJtAADb7Z67qGU377.png)
【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十章 PS端RTC中斷實驗
![【<b class='flag-5'>ZYNQ</b> <b class='flag-5'>Ultrascale+</b> <b class='flag-5'>MPSOC</b> <b class='flag-5'>FPGA</b>教程】<b class='flag-5'>第二十章</b> <b class='flag-5'>PS</b><b class='flag-5'>端</b><b class='flag-5'>RTC</b><b class='flag-5'>中斷</b><b class='flag-5'>實驗</b>](https://file.elecfans.com/web1/M00/DC/0B/pIYBAGAJQaeAOxmbAACKkKzN9_o872.jpg)
ZYNQ Ultrascale+ MPSoC系列FPGA芯片設計
Zynq UltraScale+ MPSoC中的隔離方法
![<b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>MPSoC</b>中的隔離方法](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
Zynq UltraScale+ MPSoC的隔離設計示例
![<b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>MPSoC</b>的隔離設計示例](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
Zynq UltraScale+ MPSoC驗證數據手冊
![<b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>MPSoC</b>驗證數據手冊](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
評論