吴忠躺衫网络科技有限公司

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

抖動對于SNR性能的影響以及怎樣降低一個噪聲時鐘源的抖動

analog_devices ? 來源:亞德諾半導體 ? 作者:亞德諾半導體 ? 2021-01-04 15:44 ? 次閱讀

“在依然能夠獲得良好 SNR 結果的情況下,最差情況的 ADC 時鐘可怎樣呢?”雖然從來沒有客戶直接向我提及這一問題,但我的確定期地被問到有關采用不適合高分辨率 ADC 的時鐘源之問題。

通常,它需要一個可具有高達 1nsRMS 抖動的函數發生器。常常需要采用一個高質量的 RF 發生器或晶體振蕩器以從 16 或 18 位 ADC 獲得最佳的 SNR 值,即使在相對較低的輸入頻率下也不例外。本文我將使用安裝了 LTC2389-18 2.5Msps 18 位 ADC 和 LTC PScope 軟件的 DC1826A-A 演示板,來說明抖動對于 SNR 性能的影響以及怎樣降低一個噪聲時鐘源的抖動。

作為基線,DC1826A-A 的時鐘輸入采用一個羅德與施瓦茨 SMB100A RF 發生器來驅動,并由 Stanford Research SR1 提供模擬輸入。結果是圖 1 中的 PScope 數據,其產生一個 98.247dBFS SNR。

7e1161f0-48b6-11eb-8b86-12bb97331649.jpg

圖 1:基線 FFT 顯示:對于 LTC2389-18,SNR 為 98.247dBFS

該 SNR 是通過將低于全標度的輸入電平 (-1.047dBFS) 加至已測 SNR 獲得的。ADC 之 CNV 輸入端上的 18.8psRMS 抖動可采用一臺 Agilent Infiniium 9000 系列示波器或同等檔次的示波器進行測量。基于抖動和輸入頻率的 SNR 理論極限值為

20 * log (2 * π * fIN * tjitter)

其中:

tjitter 為 RMS 抖動

fIN 為輸入頻率

代入針對該例的數值得出的SNR 為

20 * log (2 * π * 20kHz * 18.8ps) = 112.5dB

隨后必須將該值與 ADC SNR 進行 RMS 求和運算以產生一個有效 SNR。查看 LTC2389 的產品手冊,在 2kHz 頻率下用于演示板電路 (圖 7a 和 7b) 的典型 SNR 為 98.8dB。

7e81a8ac-48b6-11eb-8b86-12bb97331649.jpg

LTC2389 的產品手冊,圖 7a 和 7b

產品手冊中給出的“SNR 與輸入頻率的關系曲線”顯示:在本實驗所采用的 20kHz 輸入頻率下,SNR 產生大約 0.3dB 的滾降,因此 98.8dB 的數字將調節至 98.5dB。98.5dB 與 112.5dB 的 RMS 之和為 98.3dB,這近似于圖 1 中獲得的結果。

7e913042-48b6-11eb-8b86-12bb97331649.jpg

圖 2:DC1826A-A 之 CNV 輸入端上的 RMS 抖動 (采用 SMB100A 時鐘源)

既然已經獲得了一個基線 SNR 測量結果,那么假如使用一個具較高抖動的時鐘源會發生什么呢? 如圖 3 所示,當采用 XXXX-YYYYY (制造商及型號隱去) 發生器時,測得的抖動為 76.5psRMS。在該抖動水平下的SNR 理論極限值為 100.3dB,當其與 LTC2389-18 的 98.5dB 進行 RMS 求和運算時,得出的結果為 96.3dB。

7ea7e58a-48b6-11eb-8b86-12bb97331649.jpg

圖 3:噪聲時鐘源在 DC1826A-A 的 CNV 輸入端上產生 76.5psRMS 抖動

圖 4 的 PScope 截屏中示出的 96.2dBFS 測量 SNR 基本吻合。在相對較低的 20kHz 輸入頻率下,SNR 指標降低了 2dB,且附加的時鐘抖動小于 60ps。在 100kHz 輸入頻率下,SNR 將降至 86dB。

7edc9fdc-48b6-11eb-8b86-12bb97331649.jpg

圖 4:采用噪聲時鐘源時 LTC2389-18 的 SNR 指標降低至 96.2dBFS

噪聲時鐘源 (例如:剛剛檢查的時鐘源) 上的抖動可以減低嗎?

采用先前的時鐘源,在時鐘的輸出和演示板的時鐘輸入之間插入一個 TTE 低通濾波器。測得的時鐘抖動減小至 54.7psRMS (如圖 5 所示),而最終的 SNR 則改善至 96.8dBFS (如圖 6 給出的 PScope 截屏所示)。

7efff14e-48b6-11eb-8b86-12bb97331649.jpg

圖 5:噪聲時鐘源的低通濾波降低了 CNV 輸入端上的抖動

7f3c6bb0-48b6-11eb-8b86-12bb97331649.jpg

圖 6:噪聲時鐘源的低通濾波輕微改善了 SNR

雖然取得了小幅改善,但其仍然不如基線 SNR 測量結果那么好。接著,插入一個 TTE 帶通濾波器以替代低通濾波器。現在,測得的時鐘抖動為 16.7psRMS (如圖 7 所示),而 SNR 的測量結果則顯著地改善至 98.3dBFS (如圖 8 給出的 PScope 截屏所示)。測得的 SNR 此時與基線 SNR 測量值相同。

7f84991c-48b6-11eb-8b86-12bb97331649.jpg

圖 7:TTE 帶通濾波器極大地降低了抖動

7fc09cb4-48b6-11eb-8b86-12bb97331649.jpg

圖 8:TTE 帶通濾波器顯著地改善了 LTC2389-18 的 SNR 指標

現在可以很容易的了解在評估高分辨率 ADC 時采用低抖動時鐘源的必要性。如果您現有可用的時鐘源不具備足夠低的抖動,那么通過利用一個優良的帶通濾波器對時鐘實施濾波仍然能夠獲得上佳的 SNR 測量結果。

責任編輯:lq

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • adc
    adc
    +關注

    關注

    99

    文章

    6534

    瀏覽量

    545770
  • 發生器
    +關注

    關注

    4

    文章

    1368

    瀏覽量

    61863
  • 晶體振蕩器
    +關注

    關注

    9

    文章

    631

    瀏覽量

    29255

原文標題:在評估高分辨率 ADC 時,這個步驟很重要!

文章出處:【微信號:analog_devices,微信公眾號:analog_devices】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    電源軌噪聲對系統時鐘抖動的影響

    通過上期我們了解到:數字電子產品中電源軌噪聲時鐘抖動是有關聯的,以及測量電源軌噪聲的方案,接
    的頭像 發表于 11-22 16:11 ?278次閱讀
    電源軌<b class='flag-5'>噪聲</b>對系統<b class='flag-5'>時鐘</b><b class='flag-5'>抖動</b>的影響

    周期性抖動例如電源上的抖動造成時鐘的Dj對 ENOB有影響嗎?如何計算這部分的影響?

    般考量采樣時鐘抖動對ADC ENOB的影響都是用相位噪聲的隨機抖動Rj計算,想請教周期性抖動
    發表于 11-13 08:15

    抖動定義和測量

    引言:時鐘抖動(jitter)是現代通信和數字系統中至關重要的性能指標之,對數據傳輸速率和系統同步起著關鍵作用。本文將深入探討時鐘
    的頭像 發表于 10-21 16:15 ?750次閱讀
    <b class='flag-5'>抖動</b>定義和測量

    PLL抖動對GSPS ADC SNR性能優化的影響

    電子發燒友網站提供《PLL抖動對GSPS ADC SNR性能優化的影響.pdf》資料免費下載
    發表于 09-20 11:11 ?0次下載
    PLL<b class='flag-5'>抖動</b>對GSPS ADC <b class='flag-5'>SNR</b>及<b class='flag-5'>性能</b>優化的影響

    CDR電路設計與抖動管理

    在高速串行通信系統中,CDR(時鐘數據恢復)技術是實現數據傳輸的關鍵技術之。然而,CDR電路的設計面臨著重要的挑戰——抖動
    的頭像 發表于 09-10 10:42 ?502次閱讀

    抖動的概念和類型 量化時域抖動、隨機抖動和頻域抖動的方法

    有影響,比如在數據時鐘恢復電路 (CDR) 中,需要利用時鐘沿對數據的中心和數據變化的沿進行采樣,采樣時鐘的絕對抖動對于 CDR 的
    的頭像 發表于 08-22 16:19 ?1696次閱讀
    <b class='flag-5'>抖動</b>的概念和類型  量化時域<b class='flag-5'>抖動</b>、隨機<b class='flag-5'>抖動</b>和頻域<b class='flag-5'>抖動</b>的方法

    LMK0480x低噪聲時鐘抖動消除器數據表

    電子發燒友網站提供《LMK0480x低噪聲時鐘抖動消除器數據表.pdf》資料免費下載
    發表于 08-22 11:16 ?0次下載
    LMK0480x低<b class='flag-5'>噪聲</b><b class='flag-5'>時鐘</b><b class='flag-5'>抖動</b>消除器數據表

    LMK04610超低噪聲和低功耗時鐘抖動消除器數據表

    電子發燒友網站提供《LMK04610超低噪聲和低功耗時鐘抖動消除器數據表.pdf》資料免費下載
    發表于 08-22 10:11 ?0次下載
    LMK04610超低<b class='flag-5'>噪聲</b>和低功耗<b class='flag-5'>時鐘</b><b class='flag-5'>抖動</b>消除器數據表

    LMK04000系列低噪聲時鐘抖動消除器數據表

    電子發燒友網站提供《LMK04000系列低噪聲時鐘抖動消除器數據表.pdf》資料免費下載
    發表于 08-21 09:56 ?0次下載
    LMK04000系列低<b class='flag-5'>噪聲</b><b class='flag-5'>時鐘</b><b class='flag-5'>抖動</b>消除器數據表

    時鐘抖動時鐘偏移的區別

    時鐘抖動(Jitter)和時鐘偏移(Skew)是數字電路設計中兩重要的概念,它們對電路的時序性能和穩定性有著顯著的影響。下面將從定義、原因
    的頭像 發表于 08-19 18:11 ?1337次閱讀

    時鐘抖動與相位噪聲的關系

    時鐘抖動和相位噪聲是數字系統和通信系統中兩至關重要的概念,它們之間存在著緊密而復雜的關系。以下是對時鐘
    的頭像 發表于 08-19 18:01 ?935次閱讀

    FPGA如何消除時鐘抖動

    在FPGA(現場可編程門陣列)設計中,消除時鐘抖動關鍵任務,因為時鐘抖動會直接影響系統的時
    的頭像 發表于 08-19 17:58 ?1637次閱讀

    簡述時鐘抖動的產生原因

    時鐘抖動(Clock Jitter)是時鐘信號領域中的重要概念,它指的是時鐘信號時間與理想事
    的頭像 發表于 08-19 17:58 ?2590次閱讀

    FSWP相位噪聲分析儀測試時鐘抖動測量方案

    隨著數據傳輸速率的不斷提升,時鐘信號的抖動分析變得越來越重要。在Gb/s范圍,任何小的抖動都會對系統
    的頭像 發表于 05-15 16:09 ?1035次閱讀

    了解并盡量減少抖動對高速鏈路的影響

    ,通常低于 100 飛秒 (fs),以保持系統性能。這些時鐘還必須長期保持低抖動規格,且不受溫度和電壓的影響。 某些抖動是由信號路徑噪聲和失
    的頭像 發表于 02-13 17:47 ?1216次閱讀
    了解并盡量減少<b class='flag-5'>抖動</b>對高速鏈路的影響
    哪个百家乐技巧平台信誉好| 网上赌百家乐官网可信吗| 网络百家乐官网娱乐| 娱乐城注册送彩金100| 大发888娱乐场c17| 大发888站| 丹阳棋牌游戏中心| 大发888大发体育| 乐享百家乐的玩法技巧和规则| 大发888游戏平台hgdafa888gw| 百家乐娱乐平台会员注册| 至富百家乐官网的玩法技巧和规则| 网上百家乐官网开户送现金| 海伦市| 横峰县| 百家乐官网路单下注| 清原| 瑞丰国际娱乐| 金濠国际娱乐城| 六合彩特码开奖| 网络百家乐赌场| 大发888论坛爱好| 运城百家乐的玩法技巧和规则 | 云梦县| 什么叫百家乐官网的玩法技巧和规则| 百家乐官网网址| 百家乐赌博外挂| 星空棋牌舟山| 百家乐官网天下第一庄| 网上百家乐的赌博网站| 立即博百家乐的玩法技巧和规则 | 百家乐作弊演示| 大发888游戏下载官方| 澳门百家乐官网搏牌规则| 百家乐怎么赢对子| 波克棋牌官网| 百家乐官网的规则玩法| 24楼层风水| 德州扑克下载| 真人百家乐官网游戏软件| 星期八百家乐的玩法技巧和规则|