在高速PCB設(shè)計(jì)時(shí)為了防止反射就要考慮阻抗匹配，但由于PCB的加工工藝限制了阻抗的連續(xù)性而仿真又仿不到，在原理圖的設(shè)計(jì)時(shí)怎樣來考慮這個(gè)問題？另外關(guān)于IBIS模型，不知在那里能提供比較準(zhǔn)確的IBIS模型庫(kù)。我們從網(wǎng)上下載的庫(kù)大多數(shù)都不太準(zhǔn)確，很影響仿真的參考性。

在設(shè)計(jì)高速PCB電路時(shí)，阻抗匹配是設(shè)計(jì)的要素之一。而阻抗值跟走線方式有絕對(duì)的關(guān)系，例如是走在表面層（microstrip）或內(nèi)層（stripline/doublestripline），與參考層（電源層或地層）的距離，走線寬度，PCB材質(zhì)等均會(huì)影響走線的特性阻抗值。也就是說要在布線后才能確定阻抗值。一般仿真軟件會(huì)因線路模型或所使用的數(shù)學(xué)算法的限制而無(wú)法考慮到一些阻抗不連續(xù)的布線情況，這時(shí)候在原理圖上只能預(yù)留一些terminators（端接），如串聯(lián)電阻等，來緩和走線阻抗不連續(xù)的效應(yīng)。

真正根本解決問題的方法還是布線時(shí)盡量注意避免阻抗不連續(xù)的發(fā)生。IBIS模型的準(zhǔn)確性直接影響到仿真的結(jié)果。基本上IBIS可看成是實(shí)際芯片I/Obuffer等效電路的電氣特性資料，一般可由SPICE模型轉(zhuǎn)換而得（亦可采用測(cè)量，但限制較多），而SPICE的資料與芯片制造有絕對(duì)的關(guān)系，所以同樣一個(gè)器件不同芯片廠商提供，其SPICE的資料是不同的，進(jìn)而轉(zhuǎn)換后的IBIS模型內(nèi)之資料也會(huì)隨之而異。也就是說，如果用了A廠商的器件，只有他們有能力提供他們器件準(zhǔn)確模型資料，因?yàn)闆]有其它人會(huì)比他們更清楚他們的器件是由何種工藝做出來的。如果廠商所提供的IBIS不準(zhǔn)確，只能不斷要求該廠商改進(jìn)才是根本解決之道。

在高速PCB設(shè)計(jì)時(shí)我們使用的軟件都只不過是對(duì)設(shè)置好的EMC、EMI規(guī)則進(jìn)行檢查，而設(shè)計(jì)者應(yīng)該從那些方面去考慮EMC、EMI的規(guī)則？怎樣設(shè)置規(guī)則？

一般EMI/EMC設(shè)計(jì)時(shí)需要同時(shí)考慮輻射（radiated）與傳導(dǎo)（conducted）兩個(gè)方面。前者歸屬于頻率較高的部分（》30MHz）后者則是較低頻的部分（《30MHz）。所以不能只注意高頻而忽略低頻的部分。一個(gè)好的EMI/EMC設(shè)計(jì)必須一開始布局時(shí)就要考慮到器件的位置PCB迭層的安排重要聯(lián)機(jī)的走法器件的選擇等如果這些沒有事前有較佳的安排事后解決則會(huì)事倍功半增加成本。例如時(shí)鐘產(chǎn)生器的位置盡量不要靠近對(duì)外的連接器高速信號(hào)盡量走內(nèi)層并注意特性阻抗匹配與參考層的連續(xù)以減少反射器件所推的信號(hào)之斜率（slewrate）盡量小以減低高頻成分選擇去耦合（decoupling/bypass）電容時(shí)注意其頻率響應(yīng)是否符合需求以降低電源層噪聲。另外注意高頻信號(hào)電流之回流路徑使其回路面積盡量小（也就是回路阻抗loopimpedance盡量小）以減少輻射。還可以用分割地層的方式以控制高頻噪聲的范圍。最后適當(dāng)?shù)倪x擇PCB與外殼的接地點(diǎn)。
責(zé)任編輯人：CC