在進(jìn)行整機(jī)RE輻射測(cè)試時(shí)，在頻譜圖上常會(huì)出現(xiàn)兩種情形，一種是30M~300M的低頻包絡(luò)，另一種是300M~40G頻段內(nèi)的高頻尖峰。前者一般是由電源或者接口電路驅(qū)動(dòng)芯片激勵(lì)線纜導(dǎo)致的輻射，后者一般是由時(shí)鐘借助線纜或結(jié)構(gòu)上的孔洞和縫隙對(duì)外進(jìn)行泄露。本文主要討論時(shí)鐘導(dǎo)致的輻射情況，對(duì)于信號(hào)傳輸參考時(shí)鐘導(dǎo)致的輻射只能通過(guò)濾波去加以抑制，如GE網(wǎng)口的4對(duì)差分線參考時(shí)鐘為125M，測(cè)試時(shí)常會(huì)在頻譜上發(fā)現(xiàn)125M及其倍頻處的噪聲尖峰，此時(shí)一般會(huì)通過(guò)網(wǎng)口變壓器和去耦電容去加以抑制。對(duì)于時(shí)鐘發(fā)生器本身或者其輸出信號(hào)耦合到輸出線纜上造成的輻射，一般可以通過(guò)優(yōu)化時(shí)鐘芯片布局加以解決，下面主要講解如何優(yōu)化時(shí)鐘電路布局及走線來(lái)解決時(shí)鐘輻射問(wèn)題。

一、晶體電路應(yīng)用及PCB設(shè)計(jì)

晶體一般應(yīng)用在單片機(jī)小系統(tǒng)和計(jì)時(shí)芯片的電路中，為其提供電路運(yùn)行必要的參考時(shí)鐘，具體如下圖所示。

單板上的晶體應(yīng)用

晶體電路一般比較簡(jiǎn)單，由晶體加2個(gè)電容組成，這兩個(gè)電容分別為增益電容和相位電容。

晶體時(shí)鐘電路

晶體電路的布局及走線如下圖所示。

PTH封裝晶體布局走線圖

圓柱形晶體布局走線圖

二、晶體電路布局走線注意事項(xiàng)

晶體電路布局注意事項(xiàng)：

（1）晶體電路和IC布在同一層面，這樣可以少打孔；

（2）布局要緊湊，電容位于晶體和IC之間，且靠近晶體放置，使時(shí)鐘線到IC盡量短；?

（3）對(duì)于有測(cè)試點(diǎn)的情況，盡量避免stub或者是使stub盡量短；?

（4）附近不要擺放大功率器件、如電源芯片、MOS管、電感等發(fā)熱量大的器件，會(huì)影響晶體輸出頻率；

（5）晶體電路離板邊及出面板信號(hào)500mil以上。

晶體電路布線應(yīng)注意事項(xiàng)：?

（1）和IC同層布局，同層走線，盡量少打孔，如果打孔，需要在附近加回流地孔；

（2）時(shí)鐘走線采用類差分走線；

（3）走線要加粗，通常8~12mil，由于晶體時(shí)鐘波形為正弦波，所以此處按模擬設(shè)計(jì)；

（4）信號(hào)線包地處理，且包地線或者銅皮要打屏蔽地孔；?

（5）晶體電路模塊區(qū)域相當(dāng)于模擬區(qū)域，禁止其他信號(hào)穿過(guò)。
責(zé)任編輯人：CC