吴忠躺衫网络科技有限公司

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

如何閱讀時序報告并從中發現問題

FPGA技術驛站 ? 來源:Lauren的FPGA ? 作者:Lauren的FPGA ? 2020-08-31 13:52 ? 次閱讀

生成時序報告后,如何閱讀時序報告并從時序報告中發現導致時序違例的潛在問題是關鍵。 首先要看Design Timing Summary在這個Summary里,呈現了Setup、Hold和Pulse Width的總體信息,但凡WNS、WHS或WPWS有一個小于0,就說明時序未收斂。

找到時序最糟糕的路徑如果時序未收斂,并不需要分析所有未收斂的路徑,而是先關注時序最糟糕的路徑,先優化這些路徑,有可能優化這些路徑之后,這些路徑收斂了,同時其他路徑也能夠收斂。只需要點擊上圖中WNS之后的數字,即可顯示這些最糟糕的路徑,如下圖所示。

分析時序最糟糕的路徑只需要雙擊上圖中的路徑,就能顯示該路徑對應的時序報告的詳細信息,如下圖所示。在這個報告中,首先可以看到Slack,其值為負,表明時序未收斂。接著看Source和Destination。通常,Source為時鐘端口,如圖中觸發器的C端口;Destination為數據端口,如圖中觸發器的D端口。從Source和Destination還可以看到起始cell和終止cell的驅動時鐘,從而可判定該路徑是否為跨時鐘域路徑。這一點也可以從Requirement部分給出的信息加以驗證。圖中Requirement顯示均為同一時鐘,故此處為單一時鐘下的時序路徑。緊接著Path Type為Setup,表明該報告為建立時間路徑報告,其后的信息Max at Slow Process Corner其中的Slow意味著High Temperature Low Voltage。如果是Path Type為Hold,表明該報告為保持時間路徑報告,其后的信息為Min at Fast Process Corner,Fast意味著Low Temperature High Voltage。對于Requirement一欄,一定要看Requirement是否合理,例如,如果Requirement為1ns,那么顯然是不合理的,這說明時序約束本身有問題。其后的Data Path Delay由兩部分構成,邏輯延遲(對應圖中的logic)和線延遲(對應圖中的route)。這一欄同時顯示了每部分延遲占的百分比。對于7系列FPGA,如果邏輯延遲超過了25%,那么說明時序違例的主要原因是邏輯級數太高了;對于UltraScale系列FPGA,這個指標則為50%。對于7系列FPGA,如果線延遲超過了75%,那么說明時序違例的主要原因是線延遲太高了;對于UltraScale系列FPGA,這個指標則為50%。對于Logic Levels,通常認為1個LUT+1根net的延遲為0.5ns,據此來評估邏輯級數是否過高。例如如果時鐘為100MHz,那么邏輯級數在10/0.5=20左右是可以接受的。對于Clock Path Skew,如果該值超過了0.5ns,就要關注;對于Clock Uncertainty,如果該時鐘是由MMCM或PLL生成,且Discrete Jitter超過了50ps,就要回到Clocking Wizard界面嘗試修改參數改善Discrete Jitter。

對于跨時鐘域路徑,如下圖所示,從Requirement部分信息可以看到源時鐘和目的時鐘是不同的,即可表明該路徑為跨時鐘域路徑。這里Requirement為1ns,顯然是不合理的,這說明跨時鐘域路徑的約束不合理。

總體而言,打開時序報告,要看路徑Source、Destination、Requirement、Data Path Delay、Logic Levels、Clock Path Skew和Clock Uncertainty。還有一點至關重要,時序分析在綜合之后就要開始分析,而不是等到布局布線之后再看。綜合之后著重分析的是邏輯級數、資源利用率和控制集。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 端口
    +關注

    關注

    4

    文章

    990

    瀏覽量

    32206
  • 時序
    +關注

    關注

    5

    文章

    392

    瀏覽量

    37427

原文標題:時序報告要看哪些指標

文章出處:【微信號:Lauren_FPGA,微信公眾號:FPGA技術驛站】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    【GoKit試用體驗】+ 發現問題(2)

    實物圖紅色標注的地方和原理圖、PCB圖不統一,我的三色LED自從發現了【GoKit試用體驗】+ 發現問題(1) 提到的問題后,就沒好用過,望大神支招,謝謝~`
    發表于 07-09 10:39

    FPGA實戰演練邏輯篇65:CMOS攝像頭接口時序設計5時序報告

    CMOS攝像頭接口時序設計5時序報告(特權同學版權所有)本文節選自特權同學的圖書《FPGA設計實戰演練(邏輯篇)》(特權同學版權所有)配套例程下載鏈接:http://pan.baidu.com/s
    發表于 08-19 21:58

    如何實現硬件FPGA中的時序報告給出的時序

    大家好,我想知道如何實現硬件(FPGA)中的時序報告給出的時序。我的意思是,如何測量FPGA和FPGA中輸入信號的建立或保持時間與靜態時間報告給出的值進行比較。FPGA怪胎以上來自于谷
    發表于 01-15 11:07

    請問我是否可以將天線連接到我的spartan-3e板并從中發送信號?

    嗨,大家好!我想問一下,我是否可以將天線連接到我的spartan-3e板并從中發送信號?以上來自于谷歌翻譯以下為原文Hi everyone! i want to ask if i can
    發表于 06-06 09:09

    10GBASE-R生成GTH核心并從中復制GTH設置?

    嗨。在我的項目中,我使用Virtex 7和4 GTH接收40G流。我使用收發器向導為10GBASE-R生成GTH核心并從中復制GTH設置。這是正確的方式還是我需要使用GTH的特殊設置(RXCDR_CFG等...)?
    發表于 07-31 10:27

    Vivado下顯示指定路徑時序報告的流程

      Vivado運行Report Timing Summary時,只顯示各個子項目最差的十條路徑,很可能并不包含你最關心的路近,這個時候顯示指定路徑的時序報告就顯得很重要了,下面就簡單介紹一下
    發表于 01-15 16:57

    時序約束與時序分析 ppt教程

    時序約束與時序分析 ppt教程 本章概要:時序約束與時序分析基礎常用時序概念QuartusII中的時序
    發表于 05-17 16:08 ?0次下載

    電動汽車交流充電樁的設計文獻閱讀綜述報告

    電動汽車交流充電樁的設計文獻閱讀綜述報告
    發表于 05-24 17:19 ?0次下載

    如何使用RPX文件保存和恢復時序報告

    了解如何使用RPX文件保存和恢復時序報告。 對于基于項目的用戶,當您打開實施的設計時,實施的時間報告會自動打開。 對于非基于項目的用戶,您可以保存RPX文件以進行比較。
    的頭像 發表于 11-27 07:20 ?3449次閱讀

    研究人員在5G標準中發現漏洞,安全問題會相應地增長

    無線行業人士認為,5G將是迄今為止最安全的無線傳輸技術。但是不斷有研究報告稱,研究人員持續在5G標準中發現漏洞。
    發表于 11-17 10:58 ?624次閱讀

    如何閱讀時序報告

    生成時序報告后,如何閱讀時序報告并從時序
    的頭像 發表于 08-31 13:49 ?6366次閱讀
    如何<b class='flag-5'>閱讀</b><b class='flag-5'>時序</b><b class='flag-5'>報告</b>?

    一文知道時序路徑的構成

    更為具體的時序報告信息如何從中獲取,或者如何根據時序報告發現導致時序違例的潛在原因呢?
    的頭像 發表于 09-04 10:24 ?1834次閱讀

    時序分析工具對比報告

    電子發燒友網站提供《時序分析工具對比報告.pdf》資料免費下載
    發表于 09-27 11:08 ?0次下載
    <b class='flag-5'>時序</b>分析工具對比<b class='flag-5'>報告</b>

    如何讀懂Vivado時序報告

    FPGA開發過程中,vivado和quartus等開發軟件都會提供時序報告,以方便開發者判斷自己的工程時序是否滿足時序要求。
    的頭像 發表于 06-23 17:44 ?1437次閱讀
    如何讀懂Vivado<b class='flag-5'>時序</b><b class='flag-5'>報告</b>

    如何讀懂FPGA開發過程中的Vivado時序報告

    FPGA開發過程中,vivado和quartus等開發軟件都會提供時序報告,以方便開發者判斷自己的工程時序是否滿足時序要求。
    發表于 06-26 15:29 ?1133次閱讀
    如何讀懂FPGA開發過程中的Vivado<b class='flag-5'>時序</b><b class='flag-5'>報告</b>?
    百家乐澳门路规则| 百家乐代打是真的吗| 左云县| 真人游戏网站| 玩百家乐输了| 百家乐榄梯打法| 百家乐官网游戏试| 豪杰百家乐官网游戏| 金道百家乐游戏| 线上百家乐官网技巧| 大姚县| 深圳百家乐的玩法技巧和规则| 凯斯网百家乐官网的玩法技巧和规则 | 百家乐冲动| 巴比伦百家乐官网的玩法技巧和规则| 申城棋牌2.0| 基础百家乐的玩法技巧和规则| 飞天百家乐官网的玩法技巧和规则| 新思维百家乐官网投注法| 铜陵市| 金狮娱乐| 大发888手机登录平台| 试玩百家乐游戏机| 百家乐双筹码怎么出千| 赌百家乐澳门| 百家乐作弊知识| 百家乐喜牛| 赌场百家乐作弊| 百家乐美食坊| 百家乐路子分析| 大发百家乐官网的玩法技巧和规则| 百家乐官网佛泰阁| 威尼斯人娱乐城怎样赢| 火箭百家乐的玩法技巧和规则| 澳门百家乐先赢后输| 百家乐经验在哪找| 366百家乐娱乐城| 真人百家乐娱乐场| 百家乐买闲打法| 百家乐棋牌游戏币| 大发888私网开户|