簡介

時鐘抖動性能主題似乎是時鐘，ADC和電源的當前焦點供應廠家。理由很清楚;時鐘抖動會干擾包括高速ADC在內的數字電路的性能。高速時鐘可以對它們所接收的功率的“清潔度”非常敏感，盡管量化關系需要一些努力。

許多電壓調節器制造商正在開發新的穩壓器產品線（主要是LDO），這些產品可以提供更高的PSRR，專門用于為精密時鐘和敏感電路供電。最近有文章表明，當用開關穩壓器代替線性穩壓器時，時鐘和隨后的高速ADC的性能是完全可以接受的。[i]

用于測量時鐘相位噪聲的測試裝置和抖動如圖1所示：

圖1 - 測量時鐘相位噪聲和抖動的設置。

時鐘的噪聲路徑

時鐘抖動Tj，和電源噪聲，Nv，可由公式1定義。

這種關系清楚地表明需要根據頻率確定時鐘抖動對電源噪聲的靈敏度。理解感興趣的頻率范圍也很重要，這通常會延伸到ADC工作的最高信號頻率。并非所有時鐘都相似，一些較新的，性能更高的時鐘具有內置的高性能線性穩壓器，鎖相環（PLL）和抖動清除器，以降低時鐘性能對電源噪聲的靈敏度。

定義電源噪聲至少需要三個項，但也可能有幾個不太明顯的路徑。

公式2中的關系顯示了到時鐘的三條主要噪聲路徑。第一個是線性穩壓器輸入端產生的噪聲，它通過穩壓器的電源抑制比（“PSRR”）降低。這說明了為什么這么多制造商正致力于改善下一代LDO的高頻PSRR。第二條噪聲路徑是從穩壓器的內部噪聲到穩壓器輸出。第三個且不常討論的路徑是由于線性調節器輸出端的電流變化與調節器輸出端的阻抗相互作用，調節器輸出端也是時鐘的輸入功率。如果其他動態負載連接到同一個穩壓器，這一點尤其重要。

與測量時鐘性能相關的一個更復雜的問題是確定和然后給出具有適當噪聲電壓和電流的時鐘。這是最近發表的一些關于該主題的文章的主要缺點[i]。

本文將展示這些噪聲路徑的影響和敏感性，并提供一些精簡的一般指導原則。優化時鐘性能的功率要求。

測量噪聲

示例在本文中我們使用的是低成本，現成的3.3V，125MHz CMOS SMD時鐘。該頻率足夠低，相當普通并且相對便宜，同時提供足夠高的靈敏度以使其變得有趣。由于CMOS振蕩器設計為15pF負載，因此使用10X示波器探頭和Picotest J2180A寬帶前置放大器將高阻抗探頭轉換為我們用于測量時鐘噪聲的Agilent N9020A信號分析儀的50 Ohm輸入。由于它的普及，我們使用LM317線性穩壓器，以及定制設計的電壓調節器，為測試時鐘提供電源。 Picotest電壓調節器測試標準或“VRTS”套件用作測試臺，因為它提供與輸入和輸出的簡單連接，以及支持可互換的線性調節器以進行比較測量。

圖2 - 開關墻適配器用于為線性穩壓器提供電源，然后為時鐘提供電源。 LM317產生7.4pS抖動（上圖），而定制穩壓器產生2.9pS抖動。

圖2中LM317的大2MHz信號應該到期調節器的控制回路和墻上適配器的阻抗，包括其輸出線和連接器的阻抗。定制設計的穩壓器在2MHz時提供50dB PSRR，以及更高的帶寬，可抑制大部分輸入噪聲信號。

使用連接到VRTS板的臺式電源更換墻式適配器，使用通用的18“香蕉測試引線，顯著降低了時鐘的性能，如圖3所示。而測試引線和墻上適配器都大致測量1uH的電感，工作臺電源阻抗和測試引線導致更高的Q值（實際上，正如2MHz信號及其諧波的出現所示，振蕩）。在穩壓器輸入端增加一個0.47uF陶瓷電容可大大降低2MHz時的輸入阻抗。產生的抖動降低到2.8pS。

圖3 - 連接到LM317線性穩壓器的臺式電源（使用香蕉測試引線）然后連接到時鐘。線性穩壓器輸入端沒有電容（頂部），抖動為132pS，穩壓器輸入端為0.47uF陶瓷電容，抖動降至2.8pS（底部）。

使用工作臺電源和輸入電容去耦替換墻上適配器大大減少了時鐘抖動。為了證明時鐘對電源電路輸入和輸出阻抗的靈敏度，Picotest J2111A電流注入器用于提供窄電流脈沖，可以連接到線性穩壓器的輸入或輸出，提供外部瞬態刺激。窄脈沖富含諧波。

在圖4中，J2111A電流脈沖連接到線性穩壓器的輸入。墻上適配器的有限阻抗將電流信號轉換為電壓頻譜，然后電壓通過PSRR通過線性穩壓器并傳輸到時鐘，產生抖動。電容器的增加降低了阻抗，從而降低了時鐘的噪聲電壓。重要的是要確保電容器不與可能導致高Q諧振的電感器，磁珠或其他電路電抗共振，這會增加時鐘的噪聲水平。

圖4 - 壁式適配器為LM317供電，增加一個30mA 150kHz 5％占空比電流脈沖，在穩壓器輸入端連接（底部），無（頂部）增加一個0.47uF穩壓器輸入電容

在圖5中，來自J2111A電流注入器的電流脈沖連接到線性穩壓器的輸出端，再次有限穩壓器阻抗變壓器將此電流轉換為噪聲電壓然后傳遞給時鐘添加抖動。從圖5中可以看出，高帶寬定制調節器具有低于1MHz的低阻抗，這可以通過更大的降低的雜散幅度來證明，而高帶寬調節器也會在1.5MHz附近顯示諧振，這會導致抖動，并且兩個調節器都會產生共振接近5MHz，導致抖動。

圖5 - J2111A電流注入器用于在穩壓器輸出端提供30mA 150kHz 5％占空比電流脈沖LM317（頂部）和定制設計的線性穩壓器（底部）。

為了確保有效性并確定測量限制，顯示的平均噪聲水平（ DANL）如圖6所示。本底噪聲約為-143 dBc，相應的抖動為441f S。

圖6顯示測量設置的平均噪音水平（DANL）。

我們通過簡單的測量表明，時鐘抖動對時鐘電源端子上的噪聲電平很敏感。我們還證明了穩壓器輸入和輸出端的有限非零阻抗電平可以極大地促成外部激勵導致的時鐘抖動。雖然線性穩壓器的PSRR是時鐘抖動靈敏度的關鍵術語，但還需要考慮所有其他術語。

為時鐘或LNA供電的一些基本設計指南是：

最小化穩壓器輸入和輸出時鐘的阻抗。這樣可以最大限度地降低對外部信號的敏感度。

最大化穩壓器的PSRR，以便盡可能地衰減輸入信號。

確保阻抗中沒有相位不連續（高Q諧振） ）在調節器輸入或輸出處。這些阻抗應始終在整個感興趣的頻率范圍內進行測量。

使用RF磁珠將振蕩器與外部噪聲隔離時要小心。珠子可以是非常誘導的并且可以導致相位不連續，這可能適得其反。雖然磁珠會衰減來自穩壓器的噪聲，但它也會增加阻抗，使得時鐘更容易受到負載電流引起的抖動的影響。

最后，不要操作任何其他動態設備。與時鐘相同的調節器。與時鐘調節器共用一個公共輸入的任何其他穩壓器的穩定性或相位不連續性可能導致串擾引入另一條時鐘抖動路徑。