光纖通道或異步傳輸模式（ATM）數(shù)據(jù)速率等新技術(shù)，如實(shí)時(shí)視頻處理，醫(yī)療成像和電信，正在對(duì)當(dāng)今CISCμP的功耗造成負(fù)擔(dān)。 Windows NT的多用戶多任務(wù)應(yīng)用程序的預(yù)期增長(zhǎng)將進(jìn)一步加劇這一問題。隨著處理需求的增加，似乎只有提供RISC性能數(shù)據(jù)的μP才能集中力量來滿足這些任務(wù)。在過去幾年中，已經(jīng)有許多能夠執(zhí)行這些新技術(shù)任務(wù)的μP。

理解這些高性能μP中的所有特殊功能是一項(xiàng)艱巨的任務(wù)，然而。這些芯片提供了創(chuàng)新，以克服前幾代產(chǎn)品中的缺點(diǎn)，因此包含x486 CISC式μP或更早版本中未提供的許多功能。超標(biāo)量和超流水線架構(gòu)是當(dāng)今的口號(hào)。這些架構(gòu)將μP性能方程擴(kuò)展到極限。 μP執(zhí)行任務(wù)的經(jīng)典性能等式由下式給出：

執(zhí)行時(shí)間=（無指令）×（循環(huán)/指令的平均數(shù)）×（循環(huán)時(shí)間）。

由于周期時(shí)間達(dá)到物理約束并且RISCμP平均有一個(gè)周期來執(zhí)行指令，因此克服執(zhí)行時(shí)間障礙的一種方法是并行執(zhí)行多個(gè)指令。超標(biāo)量μP具有指令調(diào)度器，其將未執(zhí)行的指令饋送到可訪問通用寄存器文件和片上高速緩存和總線的片上執(zhí)行單元池。調(diào)度程序必須確定正在使用哪些寄存器，并選擇非沖突指令以在每個(gè)時(shí)鐘周期進(jìn)行調(diào)度。從理論上講，調(diào)度指令的數(shù)量沒有限制，但是當(dāng)前的技術(shù)水平是三個(gè)或更少。

Superpipeline架構(gòu)通過在一個(gè)指令中執(zhí)行一個(gè)以上的指令來實(shí)現(xiàn)性能提升時(shí)鐘周期。任何指令的整體執(zhí)行都是一個(gè)順序過程，您可以分解為幾個(gè)步驟。今天所有重型打擊者都使用與步驟重疊的流水線架構(gòu)，例如預(yù)取指令和數(shù)據(jù)的時(shí)間，指令解碼時(shí)間，執(zhí)行時(shí)間以及數(shù)據(jù)的寫回時(shí)間。通過將CPU時(shí)鐘周期分成子循環(huán)并在每個(gè)子循環(huán)中發(fā)出新指令來實(shí)現(xiàn)每個(gè)時(shí)鐘周期執(zhí)行多個(gè)指令步驟。雖然一些超標(biāo)量體系結(jié)構(gòu)也允許每個(gè)時(shí)鐘周期執(zhí)行多個(gè)指令步驟，但這些指令步驟通常不會(huì)像超流水線架構(gòu)那樣交錯(cuò)。

很多doodads

今天的所有高性能產(chǎn)品至少具有64位外部數(shù)據(jù)總線，片上浮點(diǎn)單元（FPU），一個(gè)或多個(gè)ALU，片上高速緩存，存儲(chǔ)器管理單元（MMU）以及轉(zhuǎn)換旁視緩沖區(qū)（TLB）將虛擬內(nèi)存地址轉(zhuǎn)換為物理內(nèi)存地址。這些μP還具有存儲(chǔ)緩沖區(qū)的優(yōu)勢(shì)，這使得流水線可以無延遲地繼續(xù)執(zhí)行，并最大限度地減少與使用外部緩存的數(shù)據(jù)填充片上緩存相關(guān)的延遲。硬件的設(shè)計(jì)考慮了軟件程序員的風(fēng)俗習(xí)慣。檢測(cè)指令流中的條件或無條件分支語(yǔ)句的分支預(yù)測(cè)單元試圖預(yù)測(cè)哪條指令和數(shù)據(jù)應(yīng)放在管道中。準(zhǔn)確的預(yù)測(cè)不會(huì)產(chǎn)生處理延遲，而不準(zhǔn)確的預(yù)測(cè)可能會(huì)導(dǎo)致管道刷新。

此外，這些設(shè)備提供多處理功能，可實(shí)現(xiàn)總線仲裁，緩存一致性協(xié)議和總線偵聽。這里提到的所有μP都運(yùn)行Microsoft的Windows NT和其他流行的操作系統(tǒng)，例如Unix。為了與x86兼容計(jì)算機(jī)的流行軟件的廣泛基礎(chǔ)保持二進(jìn)制兼容，大多數(shù)μP依靠仿真技術(shù)的突破，讓RISC計(jì)算機(jī)運(yùn)行x86軟件，其性能水平可與66-MHz Intel486DX2μP相媲美。

MIPS技術(shù)R4400是超流水線架構(gòu)的一個(gè)很好的例子。 R4400于1992年10月推出，接受外部75 MHz時(shí)鐘，并在內(nèi)部將時(shí)鐘乘以2，以驅(qū)動(dòng)150 MHz 8級(jí)流水線，每個(gè)CPU周期執(zhí)行兩條指令。 R4400的三個(gè)版本包括具有片上高速緩存的版本，這些高速緩存不需要外部二級(jí)高速緩存（R4400PC和R4400-SC）用于成本敏感的應(yīng)用，而高端版本（R4400MC）用于包含on的多處理系統(tǒng)-chip二級(jí)緩存控制器。片上指令和數(shù)據(jù)高速緩存各為16 KB，外部二級(jí)高速緩存有128位數(shù)據(jù)總線。

R4400是真正的64位架構(gòu)，提供64位FPU，ALU，整數(shù)寄存器和系統(tǒng)總線的位數(shù)據(jù)路徑。整數(shù)單元可以執(zhí)行背靠背ALU或加載/存儲(chǔ)操作，而不受調(diào)度程序的任何問題限制。該芯片可執(zhí)行32位和64位應(yīng)用程序。虛擬地址空間可以是32位或64位寬，48入口片上TLB轉(zhuǎn)換為36位物理地址空間。芯片的字節(jié)排序數(shù)據(jù)格式可以配置為大端或小端。

您可以使用第三方芯片組將芯片的64位多路復(fù)用地址和數(shù)據(jù)主機(jī)總線連接到標(biāo)準(zhǔn)系統(tǒng)總線 - 派對(duì)供應(yīng)商。 NEC和東芝制造的三個(gè)ARC-set ASIC將R4400主機(jī)總線轉(zhuǎn)換為i386兼容系統(tǒng)總線，以便與標(biāo)準(zhǔn)PC外設(shè)芯片進(jìn)行通信。 ASIC還提供到視頻內(nèi)存的64位數(shù)據(jù)路徑和到主內(nèi)存的128位數(shù)據(jù)路徑。

64位架構(gòu)可擴(kuò)展

Alpha系列的第一個(gè)成員Digital Equipment Corp的21064μP是另一個(gè)真正的64位架構(gòu)。該架構(gòu)具有64位虛擬地址空間，片內(nèi)寄存器，整數(shù)和浮點(diǎn)數(shù)均為64位寬。 32項(xiàng)TLB將64位虛擬地址轉(zhuǎn)換為34位物理地址，單獨(dú)的8 KB片上指令和數(shù)據(jù)高速緩存為7級(jí)整數(shù)流水線和10級(jí)浮點(diǎn)流水線提供數(shù)據(jù)。 Alpha的超標(biāo)量和超流水線架構(gòu)的第一個(gè)實(shí)現(xiàn)可以在每個(gè)時(shí)鐘周期向四個(gè)獨(dú)立的執(zhí)行單元發(fā)出兩條指令。數(shù)字聲稱Alpha架構(gòu)可擴(kuò)展，每個(gè)周期可實(shí)現(xiàn)10條指令。

21064接受單個(gè)ECL兼容時(shí)鐘輸入，內(nèi)部除以2，運(yùn)行速度為150或200 MHz。該芯片采用3.3V電源供電，但所有I/O端口均兼容TTL。雖然Alpha內(nèi)部運(yùn)行的CPU時(shí)鐘速率是輸入時(shí)鐘頻率的一半，但芯片進(jìn)一步劃分CPU時(shí)鐘，以便在18.75和75 MHz之間的可選總線速度下與其外部128位主機(jī)總線通信。四個(gè)或六個(gè)ASIC芯片組充當(dāng)Alpha主機(jī)總線和外圍組件互連（PCI）總線之間的橋梁。芯片組還為8到256 MB的系統(tǒng)DRAM和系統(tǒng)邏輯提供錯(cuò)誤檢查和糾正（ECC），以控制外部輔助50-MHz緩存系統(tǒng)，Digital調(diào)用Bcache。

最新版本Alpha（21066）于1993年9月推出，它將ASIC芯片組集成到μP芯片上。因此，$ 385（5000）21066提供了與外部Bcache，DRAM內(nèi)存和PCI總線的直接連接，無需外部系統(tǒng)邏輯。為了節(jié)省引腳數(shù)，21066將其存儲(chǔ)器總線限制為64位。該芯片還通過集成片上PPL乘法器簡(jiǎn)化了設(shè)計(jì)，該乘法器可以將輸入時(shí)鐘乘以2和9之間，以生成其內(nèi)部166 MHz時(shí)鐘。此外，Alpha架構(gòu)實(shí)現(xiàn)了一層軟件，它位于用戶的應(yīng)用軟件和系統(tǒng)硬件之間。機(jī)器碼編寫的軟件稱為PALcode（特權(quán)架構(gòu)庫(kù)代碼），它實(shí)現(xiàn)了低級(jí)硬件支持功能，這些功能通常由操作系統(tǒng)（如VAX）中的微碼提供。通過提供TLB未完成例程，上下文切換，中斷確認(rèn)和異常調(diào)度等功能，PALcode使Alpha的架構(gòu)獨(dú)立于操作系統(tǒng)。

越來越多的SPARCμP是由于SPARC International的開放標(biāo)準(zhǔn)政策。該聯(lián)盟的200多名成員正在為SPARC International開放式規(guī)范設(shè)計(jì)μP或計(jì)算機(jī)系統(tǒng)。高性能版本8規(guī)范的一個(gè)μP實(shí)現(xiàn)是SuperSPARC，它由Sun Microsystems Computer Corp和Texas Instruments共同開發(fā)。 TI制造該器件。 32位超標(biāo)量μP具有指令獲取和發(fā)出邏輯，其為三個(gè)獨(dú)立的ALU，F(xiàn)PU和單獨(dú)的加載/存儲(chǔ)單元預(yù)取和調(diào)度指令。每個(gè)時(shí)鐘周期可以發(fā)出多達(dá)三條指令。檢查三個(gè)指令的數(shù)據(jù)依賴性和資源沖突，以確定執(zhí)行的執(zhí)行次數(shù)。指令始終按順序發(fā)出。

40,60或60 MHz SuperSPARC可與兩個(gè)主機(jī)總線接口，2級(jí)Mbus或Vbus一起運(yùn)行。您可以通過驅(qū)動(dòng)其中一個(gè)μP引腳激活來選擇主機(jī)總線。 40-MHz leve-2l Mbus是64位數(shù)據(jù)和36位地址多路復(fù)用同步總線。 SuperSPARC可以以比Mbus更高的時(shí)鐘速率運(yùn)行，與Mbus時(shí)序要求異步運(yùn)行。 Mbus支持少量多處理器的MESI協(xié)議，并使用兼容TTL的電壓電平與標(biāo)準(zhǔn)CMOS器件兼容。

為了實(shí)現(xiàn)更高性能，Vbus支持TI外部高速緩存控制器，并且2 MB外部緩存SRAM。高速緩存控制器與主機(jī)側(cè)的高速緩存SRAM和Vbus以及系統(tǒng)側(cè)的Mbus或Xbus連接。 Xbus最多支持四個(gè)外部總線觀察器，可與多個(gè)系統(tǒng)總線一起使用以增加可用帶寬。 Cray Research在其最近發(fā)布的S-MP超級(jí)服務(wù)器系統(tǒng)上修改了Xbus以支持多達(dá)64個(gè)SPARCμP。

SuperSPARC架構(gòu)使用Wabi（Windows應(yīng)用程序二進(jìn)制接口）在Unix平臺(tái)上運(yùn)行Windows 3.1軟件的PC應(yīng)用程序。 Wabi由Sun Microsystems子公司Sun Select開發(fā)。模擬器將x86指令轉(zhuǎn)換為相關(guān)的RISC指令，執(zhí)行它們，并向Windows應(yīng)用程序返回適當(dāng)?shù)闹怠?/p>

賽普拉斯Ross Technology子公司的HyperSPARC是版本8開放標(biāo)準(zhǔn)的另一個(gè)實(shí)現(xiàn)性能SPARCμPs。 HyperSPARC是使用磁帶自動(dòng)綁定（TAB）在Mbus模塊上實(shí)現(xiàn)的芯片組。每個(gè)模塊包含一個(gè)或兩個(gè)CY7C620 CPU：CY7C625高速緩存控制器，MMU和標(biāo)簽單元;和兩個(gè)或四個(gè)CY7C627緩存數(shù)據(jù)單元，分別用于128或256千字節(jié)的二級(jí)緩存。 55或66 MHz超標(biāo)量CPU具有四個(gè)執(zhí)行單元，每個(gè)時(shí)鐘周期讀取兩條指令，如果沒有數(shù)據(jù)依賴性，可以單獨(dú)執(zhí)行。與SuperSPARC一樣，HyperSPARC架構(gòu)與現(xiàn)有SPARC軟件100％二進(jìn)制兼容，但提供比上一代SPARCμP更高的性能。

PowerPC 601是RISCμP系列中的第一個(gè)Apple，IBM和摩托羅拉計(jì)劃開發(fā)。第一個(gè)實(shí)現(xiàn)是32位超標(biāo)量μP，每個(gè)時(shí)鐘周期可以發(fā)出多達(dá)三條指令，三條獨(dú)立執(zhí)行流水線中的每一條都有一條指令。 8階段指令隊(duì)列預(yù)取來自32k字節(jié)統(tǒng)一高速緩存的指令，并且可以向執(zhí)行單元發(fā)出無序指令以提高性能。指令隊(duì)列的低四個(gè)階段試圖始終保持管道填充，而隊(duì)列的上半部分就像一個(gè)指令緩沖區(qū)。

當(dāng)指令隊(duì)列中的較低階段遇到分支指令時(shí)，分支處理單元（BPU）將指令拉出隊(duì)列以解決它。單元上方的指令在隊(duì)列中向下移動(dòng)以取代被移除的分支 - 一種稱為分支折疊的技術(shù)。分支折疊可以將流量控制開銷減少到零，因?yàn)閳?zhí)行過程就好像分支從不存在一樣。 BPU可以在一個(gè)時(shí)鐘周期內(nèi)解碼和執(zhí)行分支指令。如果采用分支，則BPU從緩存中的新目標(biāo)地址請(qǐng)求指令，該指令在氣泡發(fā)生之前填充指令隊(duì)列。

PowerPC 601實(shí)現(xiàn)靜態(tài)分支預(yù)測(cè)，其中編譯器給出提示關(guān)于是否應(yīng)該采取分支。指令操作碼中的單個(gè)位提供提示。編譯器總是預(yù)測(cè)后向分支，例如在程序循環(huán)中使用的分支，而不是前向分支。當(dāng)分支指令遇到數(shù)據(jù)依賴性時(shí)，BPU等待分支條件代碼變得可用。同時(shí)，μP不是停止指令隊(duì)列，而是獲取預(yù)期分支的指令。如果預(yù)測(cè)正確，則程序流程繼續(xù)。否則必須刷新指令隊(duì)列。

PowerPC 601使用基于Motorola的MC88110RISCμP同步總線的外部主機(jī)總線 - 盡管它不兼容插件。該總線具有64位數(shù)據(jù)和32位地址路徑，并具有用于多處理功能的總線仲裁和高速緩存一致性功能。目前，如果要將PowerPC 601設(shè)計(jì)到系統(tǒng)中，則必須將其與μP的MC88110總線連接。摩托羅拉正在與第三方芯片組供應(yīng)商談判開發(fā)芯片組，這些芯片組將充當(dāng)MC88110主機(jī)總線和PCI總線之間的橋梁。

從技術(shù)上講，PentiumμP不是RISC處理器，因?yàn)樗鼘?shí)現(xiàn)了現(xiàn)在標(biāo)準(zhǔn)的復(fù)雜x86指令集。然而，32位PentiumμP在66 MHz工作時(shí)達(dá)到了基準(zhǔn)數(shù)據(jù)，遠(yuǎn)高于第一代CISCμP。原因是Pentium借用了RISC架構(gòu)中使用的許多思想。超標(biāo)量Pentium包含三個(gè)管道執(zhí)行單元，兩個(gè)整數(shù)和一個(gè)浮點(diǎn)。 μP可以在一個(gè)時(shí)鐘周期內(nèi)發(fā)出兩個(gè)整數(shù)指令或一個(gè)浮點(diǎn)指令。

Pentium的8 KB數(shù)據(jù)和指令緩存是用于共享存儲(chǔ)器多處理器系統(tǒng)的回寫緩存。數(shù)據(jù)高速緩存支持MESI（修改的，獨(dú)占的，共享的，無效的）協(xié)議，該協(xié)議通過總線監(jiān)聽來維護(hù)高速緩存一致性。此外，Pentium使用動(dòng)態(tài)分支預(yù)測(cè)方案來猜測(cè)分支語(yǔ)句將采用哪種方式。分支目標(biāo)緩沖區(qū)會(huì)記住每個(gè)分支的目標(biāo)地址和每個(gè)分支的方向，并根據(jù)分支的歷史記錄動(dòng)態(tài)預(yù)測(cè)未來的分支。動(dòng)態(tài)預(yù)測(cè)方案比PowerPC 601中的靜態(tài)預(yù)測(cè)方案需要更少的編譯器支持。

英特爾提供82430 PCI芯片組來開發(fā)用于PentiumμP的臺(tái)式PC。芯片組由82434LX高速緩存和主存儲(chǔ)器控制器以及82433LX本地總線加速器組成，該加速器管理主機(jī)總線和PCI總線之間的協(xié)議。 PCI總線允許多個(gè)總線主控器與Pentium CPU傳輸同時(shí)傳輸數(shù)據(jù)。該芯片組支持多達(dá)512千字節(jié)的外部二級(jí)緩存SRAM。然而，66 MHz系統(tǒng)中組件之間的時(shí)鐘偏差要求非常嚴(yán)格。

所有這些高速時(shí)鐘和數(shù)據(jù)線都在抖動(dòng)，獲得高性能的μP以便在印刷電路板上有效運(yùn)行有時(shí)可能是一件苦差事。 MicroModule Systems提供了一種在多芯片模塊（MCM）上放置高速設(shè)計(jì)關(guān)鍵區(qū)域的模具的方法。該公司擁有自己的潔凈室設(shè)施，致力于為MCM上的多個(gè)裸片制造受控阻抗布局。 MCM近年來名聲不好，因?yàn)榈彤a(chǎn)量已經(jīng)產(chǎn)生了過高成本的設(shè)備。然而，MicroModule Systems董事長(zhǎng)Bill Robinette Jr認(rèn)為，經(jīng)過全面測(cè)試的“已知良好”芯片和用于Mentor Graphics開發(fā)的MCM的CAD程序可以將開發(fā)受控阻抗MCM的增值成本保持在最低水平。 。