盡管 10nm 以下芯片制造工藝的突破已經(jīng)愈加艱難，但以臺積電為代表的業(yè)內(nèi)領(lǐng)先企業(yè)，并沒有因此而放緩研發(fā)的步伐。該公司上周表示，其 3nm 工藝的開發(fā)進(jìn)展順利。目前看來，臺積電已經(jīng)摸清了道路，且已經(jīng)開始接觸早期客戶。在面向投資者和金融分析師的電話會議上，臺積電首席執(zhí)行官兼聯(lián)合主席 CC Wei 宣布了這一消息。

他表示：“我司在 N3 節(jié)點(diǎn)的技術(shù)開發(fā)上進(jìn)展很順利，并且已經(jīng)與早期客戶就技術(shù)定義進(jìn)行了接觸。我們希望 3nm 制程可進(jìn)一步加大臺積電在未來的行業(yè)領(lǐng)導(dǎo)地位”。

因 N3 技術(shù)仍處于早期開發(fā)階段，臺積電目前尚未談及具體的特征、及其相較于 N5 的優(yōu)勢。該公司稱已評估所有可能的晶體管結(jié)構(gòu)選項(xiàng)，并未客戶提供了非常好的解決方案。

N3 規(guī)范正在開發(fā)之中，臺積電相信它將滿足其業(yè)內(nèi)領(lǐng)先的合作客戶的要求。事實(shí)上，臺積電已確認(rèn) N3 將是全新的工藝，而不是 N5 的簡單改進(jìn)或迭代。

作為該公司主要競爭對手之一的三星，則計劃采用 3nm（3GAAE）技術(shù)。同時可以肯定的是，臺積電 3nm 節(jié)點(diǎn)將同時使用深紫外（DUV）和極紫外（EUV）光刻設(shè)備。

由于臺積電的 N5 工藝使用了 14 層 EUV，因此 N3 使用的層數(shù)可能會更高。作為全球最大的半導(dǎo)體合約制造商，其似乎對 EUV 的進(jìn)展感到非常滿意，并認(rèn)為該技術(shù)對其未來的發(fā)展至關(guān)重要。