如何能夠讓計算和Memory水乳交融，這個看起來的確是一個一石二鳥的想法。畢竟，作為CPU/GPU以及memory，從本質上大家都是門電路，沒理由不在一起。在這里，就需要認真地再復習一下memory的類別了。

在易失的存儲器中，主要就是SRAM和DRAM。兩者都歷史相對比較悠久的器件。而且，在大部分的心目中DRAM就是memory的缺省候選。對于DRAM來講，有一篇神文值得安利。《What Every Programmer Should Know About Memory》[1]，其中基本上介紹了程序員需要關心的Memory相關的信息，特別集中在DRAM上。當然，如果要寫What Every Designer Should Know About Memory， 估計要關注SRAM了。

DRAM和SRAM的主要區別如下：

可以看出，SRAM相對于DRAM，需要更多的晶體管來實現。SRAM的好處是：

1. 不需要Refesh的電路，每個Cell的內容在寫入之后，會一直保存到掉電為止。而DRAM則需要在10-100ms的時間級別進行Refresh。

2. SRAM的抗干擾能力要比DRAM強，這個也是那些晶體管的主要用處。

這里面沒有提另一個關鍵的信息，就是功耗。對于一般的情況下，因為DRAM需要周期性地refresh，因此功耗比較大。但是SRAM自身功耗和主頻的關系比較大，如果整個系統的時鐘很高的話，SRAM的功耗可能會超過DRAM。

對于Memory來講，定義它的主要性質的基本因素就是Cell，每一個Cell在RAM中代表一個Bit，但是更重要的是memory的array，任何的memory都不是單個cell的操作，而是需要array level的操作。

這個是memory cell 和memory array的示意圖，可以看出，wordline 和bitline 是memory cell的基本概念，wordline 也是地址線，性質和enable類似，主要是來決定memory array中的一行cell可以被讀取或者寫入。當然，wordline的信息對應的地址是唯一的，而且在任意時間，只有一個workline處于High，也就是enable。

Bitline就是memory的真正位寬了，因為種種原因，內存的cell的word line 和bitline不沒有做成完全的nxn的array，代表的地址的word line 總是要比bitline大很多，因此有了RAS和CAS的概念，先選ROW，再下一個周期選COL。對于Bitline，和目前的DDR相關的BANK的概念就是擴展Bitline常用的方式。

到這里，大家算是對于DRAM的memory array有了了解。切入正題，段博士的老板，也就是謝源教授在一個方向上的試探。[2]

個人認識是一個試探的原因有兩個方面：

因為DRAM的商業壁壘太高，我們有基于Xilinx的FPGA做NVDIMM的客戶，他們的商業模式都是自己做控制器和系統的開發，最后交DRAM廠家上產線生產組裝。因為DRAM的高度壟斷，因為任何基于DRAM方向的創新都需要他們的支持，目前來看，這些巨頭對于這個方向并沒有興趣。而且其中Micron在2015-2016年在異構計算上的很多投資基本上都失敗了。謝老師的合作伙伴Samsung電子，估計也是玩票性質。

和之前講的計算和存儲結合不同，這種方式需要對memory array做非常細致的拆解，而且處處定制。這個和GPU或者ASIC方案對比，實用性太差了。而且，相對與GPU 15X的性能功耗比，在2019大放異彩的以色列ASIC面前，基本上可以或略不濟。

我曾在2017年的CNCC的會上，問謝老師，他的HBM在從提出到商業使用，基本上只花了不到10年的時間，這個真的很NB了。對于他的in-suite accelerator，他認為要花多久？謝老師很有風度的回避了這個問題。[3]

于是，這個革命的重任再次落到了NVM身上，誕生于1985年的NOR和NAND先完成了存儲行業的革命，他們的近親們現在在解決了random access的同時，希望利用array來解決計算問題。

目前來看，大家認為通過對于未來的可以支持Random access， byte address的新型非易失存儲在架構上的優化來做到一石二鳥充滿信心。段博士引用了幾篇最近的論文，基本上都是基于MRAM[4]和ReRAM[5]的。MRAM在2018年的FMS上有幾個相關的專題，但是從目前來看，MRAM的制程進展沒那么快，人家Samsung都在用1Y做DRAM了，他還在40nm，但獨立和嵌入式發展不一樣。而ReRAM曾經是HP和Sandisk 的深度合作的基礎，但是現在也是物是人非。