1、引言

　　標(biāo)準(zhǔn)并行端口SPP(Standard Parallet Port)為大家所熟知，但是基于SPP的擴展經(jīng)常受到一些限制，如傳輸前進行“忙信號”的查詢和傳輸后狀態(tài)的握手，導(dǎo)致傳輸速率降低;再則數(shù)據(jù)線是單向的，由狀態(tài)線完成的數(shù)據(jù)輸入需要進行字節(jié)的拼接，因此又降低了數(shù)據(jù)的傳輸速率。

　　增強型并行端口協(xié)議從根本上改變了這一狀況，它不但與SPP兼容，又能進行雙向的高速數(shù)據(jù)傳輸。它的握手信號由硬件完成，數(shù)據(jù)傳輸速率最高可達到ISA總線的速度。

　　2、SPP簡介

　　2.1、EPP讀寫周期及信號定義

　　增強型并行端口協(xié)議最初是由Intel、Xircom和Zenith Data System公司發(fā)起并制定的，它后以后的IEEE1284標(biāo)準(zhǔn)都極大的改善了并行端口的性能。EPP協(xié)議提供了數(shù)據(jù)寫、數(shù)據(jù)讀、地址寫、地址讀四種數(shù)據(jù)傳輸周期。

　　數(shù)據(jù)周期用于主機和外設(shè)間的數(shù)據(jù)傳輸，地址周期用于傳送地址、通道、命令和控制信息。表1列出EPP與SPP信號的定義及相互關(guān)系。

　　表1、EPP信號描述

　　SPP信號EPP信號方向EPP信號描述

　　nSTROBEnWRITE輸出低有效，表示寫操作。高電平讀周期

　　nAUTOFEEDnDATASTB輸出低有效，表示數(shù)據(jù)的讀寫操作正在進行

　　nSELECTINnADDRSTB輸出低有效，表示地址的讀寫操作正在進行

　　nINITnRESET輸出低有效，外設(shè)復(fù)位

　　nIACKnINTR輸入外設(shè)中斷，用于對主機產(chǎn)生一個中斷

　　BUSYnWAIT輸入握手信號 ，低表示可以開始一個周期(置選通)，高表示可以結(jié)束一個周期(清選通)

　　D[8:1]AD[8:1]雙向雙向地址/數(shù)據(jù)線

　　PE用戶定義輸入每種外設(shè)有不同的使用

　　SELECT用戶定義輸入每種外設(shè)有不同的使用

　　nERROR用戶定義輸入每種外設(shè)有不同的使用

?

　　附圖是EPP數(shù)據(jù)寫周期的時序圖。因它的握手信號由硬件完成，整個數(shù)據(jù)傳輸過程發(fā)生在一個ISA I/O周期內(nèi)，因而使用EPP傳送數(shù)據(jù)，協(xié)調(diào)可以獲得500KB/S～2MB/S的傳輸率。

　　2.2、EPP端口及寄存器

　　EPP占用并行口基地址+0～+7共8個相鄰的I/O映像地址?；刂?3是EPP的地址口，對它進行I/O操作便產(chǎn)生地址周期;基地址+4是EPP的數(shù)據(jù)口，對它進行8位I/O讀寫操作，便產(chǎn)生數(shù)據(jù)讀寫周期。如軟件使用16位或32位的I/O操作，則會用到基地址+4～+7映像地址。對基地址+0～+2的操作與SPP相同，這就保證了與SPP的兼容性。但由于EPP為雙向端口，其寄存器的內(nèi)容比SPP有所增加(如表2所示)。

　　口地址端口名BIT0BIT1BIT2BIT3BIT4BIT5BIT6BIT7

　　基地址+0數(shù)據(jù)口D0D1D2D3D4D5D6D7

　　基地址+1狀態(tài)口TIEMOUT00nERRSLCTPEnACKnBUSY

　　基地址+2控制口STROBEAUTOFDnINITSLCIRQEPCD00

　　基地址+3EPP地址口D0D1D2D3D4D5D6D7

　　基地址+4EPP數(shù)據(jù)口0D0D1D2D3D4D5D6D7

　　基地址+5EPP數(shù)據(jù)口1D0D1D2D3D4D5D6D7

　　基地址+6EPP數(shù)據(jù)口2D0D1D2D3D4D5D6D7

　　基地址+7EPP數(shù)據(jù)口3D0D1D2D3D4D5D6D7

　　新增的位如下：

　　(1)TIMEOUT位：邏輯“1”表示EPP讀寫操作時發(fā)生超時錯誤;邏輯“0”表示無超時發(fā)生。

　　(2)PCD位(Parallel Control Direction并行口方向控制)：在雙向傳輸種，PCD位為“0”時進行寫操作;為“1”時進行讀操作，8位數(shù)據(jù)線處于讀狀態(tài)。

　　2.3、EPP1.9和EPP1.7

　　EPP1.7是指Xircom 1.7版的提案，Intel在最初的82360 I/O控制器中使用這一協(xié)議，而那時IEEE1284標(biāo)準(zhǔn)還沒建立起來。EPP1.7與IEEE1284標(biāo)準(zhǔn)所規(guī)定的EPP1.9的區(qū)別在于，EPP1.7在讀寫周期開始時，nDATASTROBE或nADDRSTROBE置位時不考慮nWAIT信號的狀態(tài)。這意味著外設(shè)不能通過清nWAIT來推遲一個EPP周期的開始。因而服從1284標(biāo)準(zhǔn)的外設(shè)可以在EPP1.7的主機上工作，而EPP1.7的外設(shè)不能在服從1284 標(biāo)準(zhǔn)的主機上工作。

　　EPP控制芯片中的看門狗時鐘會防止系統(tǒng)鎖死。一般來講，EPP1.9在讀寫周期開始10us后，如果nWAIT仍沒有響應(yīng)，則發(fā)生TIMEOUT錯誤，狀態(tài)寄存器的第0位TIMEOUT為“1”，EPP周期終止;而EPP1.7則是在EPP讀寫周期開始10us后仍未結(jié)束時，置TIMEOUT為“1”。

　　3、EPP編程方法

　　3.1、EPP模式的設(shè)置與基地址的選擇

　　由于EPP控制芯片的生產(chǎn)廠家不同，具體的編程方式也有所不同，因而EPP協(xié)議對該模式的設(shè)置和檢測沒有統(tǒng)一的規(guī)定。比較實用的設(shè)置方式是在系統(tǒng)的CMOS中選擇含有EPP模式的選項，再選擇EPP協(xié)議的類型EPP1.7或EPP1.9，由系統(tǒng)完成對EPP芯片的設(shè)置。

　　并行端口的地址也可在CMOS中設(shè)置，如果操作系統(tǒng)為Windows 9x，可以在其中“控制面板”的“系統(tǒng)”窗口中設(shè)置。值得注意的是，基地址一般使用378H或278H，而不使用3BCH。因為EPP要求8個相鄰的I/O端口，而3C0H可能為VGA設(shè)備所占用。

　　3.2、傳輸方向控制

　　并行端口的8位數(shù)據(jù)線在EPP模式下為雙向數(shù)據(jù)線，數(shù)據(jù)傳輸方向由控制寄存器(基地址+2)的第5位控制。該位置“1” 時，禁止數(shù)據(jù)輸出，可以從外部數(shù)據(jù)線上讀取信號。改位置“0”時，可以執(zhí)行EPP的寫操作，如地址寫或數(shù)據(jù)寫操作。

　　3.3、數(shù)據(jù)、地址的讀寫操作

　　EPP模式設(shè)置后，數(shù)據(jù)傳輸非常簡單，只需簡單的端口讀寫即可實現(xiàn)，其C語言指令如下：

　　寫一個字節(jié)的數(shù)據(jù)：outportb(base_addr+4,data)

　　寫一個字節(jié)的地址：outportb(base_addr+3,value)

　　讀一個字節(jié)的數(shù)據(jù)：data=inportb(base_addr+4)

　　讀一個字節(jié)的地址：value=inportb(base_addr+3)