間接式頻率合成器(IS)的定義和原理是什么?
間接式頻率合成器(IS)的定義和原理是什么?
頻率合成的歷史
頻率合成器被人們喻為眾多電子系統的“心臟”。現代戰爭是爭奪電子頻譜控制權的戰爭。頻率合成器產生電子頻譜。在空間通信、雷達測量、遙測遙控、射電天文、無線電定位、衛星導航和數字通信等先進的電子系統中都需要有一個頻率高度穩定的頻率合成器。電子干擾使雷達、通信面臨著新的挑戰。通信在電子戰中跳頻體制成為一種重要的軍事通信手段。跳頻通信系統必須裝備與跳頻速度相適應的頻率合成器。一個性能優良的頻率合成器應同時具備輸出相位噪聲低、頻率捷變速度快、輸出頻率范圍寬和捷變頻率點數多等特點。
率合成器一般可分為直接式、間接式(鎖相式)、直接數字式和混合式。 頻率合成理論大約是在30年代中期提出來。最初產生并進入實際應用的是直接頻率合成技術。
六十年代末七十年代初,相位反饋控制理論和模擬鎖相技術的在頻率合成領域里的應用,引發了頻率合成技術發展史上的一次革命,相干間接合成理論就是這場革命的直接產物。隨后數字化的鎖相環路部件如數字鑒相器、數字可編程分頻器等的出現及其在鎖相頻率合成技術中的應用標志著數字鎖相頻率合成技術得以形成。由于不斷吸引和利用如吞脈沖計數器、小數分頻器、多模分頻器等數字技術發展的新成果,數字鎖相頻率合成技術已日益成熟。直接數字頻率合成(DDS)的出現導致了頻率合成領域的第二次革命。七十年代初,J.Tierney等人發表了關于直接數字頻率合成的研究成果,第一次提出了DDS的概念。由于直接數字頻率合成器(DDFS)具有相對帶寬很寬、頻率捷變速度很快、頻率分辨率很高、輸出相位連續、可輸出寬帶的正交信號、可編程和全數字化便于集成等優越性能,因此在短短的二十多年時間里得到了飛速的發展,DDS的應用也越來越廣泛。
頻率合成的基本概念
頻率合成(Frequeney Synthesis)是指以一個或數個參考頻率為基準,在某一頻段內,綜合產生并輸出多個工作頻率點的過程。基于這個原理制成的頻率源稱為頻率合成器(Frequeney Synthesizer)。頻率合成器按頻率綜合方法可分為直接合成式(Direct Synthesizer)和間接合成式(IndirectSynthesizer);從輸出信號間的相位關系可分為相干源和非相干源。
間接式頻率合成器(IS)的概念與原理
間接式頻率合成器有模擬和數字兩種,分別為模擬間接式頻率合器和數字間接式頻率合成器。
1. 模擬間接式頻率合成
模擬間接式頻率合成具有多種技術途徑,分述如下:
a.注入鎖相振蕩源
將一個外來基準信號源注入到被鎖振蕩器時,被鎖振蕩器所產生振蕩的相位和外來基準信號的相位之差保持恒定,稱為注入鎖相,它由五部分組成:1. 400MHz晶振倍頻參考源。包括一級100MHz晶體振蕩器,一級放大器,一級四倍器倍頻器;2. 400MHz被鎖振蕩器;3. 400MHz四端環行器;4. 400MHz十倍頻器。5. 400MHz鎖定指示與失鎖告警電路。
注入鎖相是在400MHz振蕩器上實現的。晶振倍頻給出400MHz 30mW的注入功率。相位鎖定時,振蕩器輸出600mW功,經十倍頻器,得到4GHz30mW的微波功率輸出。
注入鎖相的原理是這樣的:當頻率為ωi參考源信號經環行器Ⅰ的1,2端注入到被鎖振蕩器時,調節振蕩器的自由振蕩頻率ω0,使ω0趨近于ωi,從而使起始頻差減小,當(鎖定帶寬)時,則振蕩器的相位立即被參考源鎖定。相位鎖定后,振蕩器的頻率,這時振蕩器具有和晶振級一樣高的頻穩度,并輸出功率,經由環行器Ⅰ的2臂至環行器Ⅱ及十倍頻器,得到高頻率穩定度的微波功率輸出。
注入鎖相振蕩源,實質上是用頻率穩定度高的小功率晶振倍頻參考源去穩定高頻大功率振蕩器的頻率。注入鎖相的方案在很大程度上受到直接頻率合成方案的影響,噪聲抑制性能差及不能可靠入鎖是其缺點。
b. 模擬環路鎖相源
如一4GHz模擬鎖相環振蕩源。該振蕩源在400MHz構成鎖相環路,環路包含400MHz鑒相器,無源比例積分濾波器和400MHz壓控振蕩器。
400MHz壓控振蕩器輸出400mW功率。經十倍頻后得到4GHz 30mW輸出。
c. 取樣鎖相振蕩源
取樣鎖相振蕩源是模擬間接頻率合成的一種。如一6GHz取樣鎖相振蕩源其工作原理為:由100MHz晶振來的正弦信號,經脈沖形成電路,變成重復頻率為100MHz的窄脈沖。100MHz窄脈沖作為參考信號,和1GHz的壓控振蕩器信號一起加到取樣鑒相器,取樣鑒相器輸出的誤差電壓控制壓控振蕩器的輸出頻率,當壓控振蕩器的頻率為100MHz的整數倍(這里為10倍)時,取樣鑒相器輸出直流誤差電壓,環路趨于穩定,達到相位鎖定狀態,壓控振蕩器輸出和晶振參考源一樣穩定的1GHz信號。該信號經六倍頻后輸出6GHz頻率。比較器、積分器及直放構成擴捕電路。
2. 鎖頻環頻率合成器
鎖頻環(FLL)提供了另一種間接頻率合成方法。與PLL不同,FLL頻率穩定度取決于鑒頻器中的無源色散元件如諧振子或延遲線的相位穩定度。VCO的一部分輸出加到鑒頻器的輸入端,VCO輸出頻率的變化被轉換為電壓的變化,該電壓經放大、濾波送到VCO的壓控端,從而使VCO的頻率變化減小。FLL帶內相噪取決于VCO的相噪、開環增益及環路部件的附加相噪。同模擬PLL類似,FLL的頻率切換也是靠VCO的粗調電壓使頻率落入相位的捕捉帶內來實現。
3. 數字鎖相頻率合成器
數字鎖相頻率合成器是以數字鎖相環為基礎構成的鎖相頻率合成器。應用數字鑒相器和可編程數字分頻器是數字鎖相頻率合成器有別于模擬鎖相頻率合成器的主要特征。其中VCO頻率鎖相到參考源的諧波頻率上,諧波次數等于數字分頻器的分頻比。
利用可編程分頻器,使被合成的頻率都有合適的分頻比,可得到頻率間隔相等的頻率。除了鑒相是在參考頻率及VCO的分諧波頻率下完成外,這一鎖相環的工作原理與模擬環路鎖相振蕩源的工作原理類似。用數字指令改變分頻比以完成頻率切換。具有鑒頻功能的數字鑒相器輸出與頻率有關的誤差電壓經放大、濾波,使VCO的頻率達到鎖定。有些情況下,為了縮短頻率切換時間,需要外加輔助擴捕電路。
由于使用了數字器件,數字鎖相頻率合成器的帶內相位噪聲受鑒頻/鑒相器、數字分頻器、參考源、環路放大器等多項累積噪聲的限制,所以數字鎖相頻率合成器的相噪性能比模擬頻率合成器的要差,一般被認為應用于對相噪要求不很高的場合。事實上,只要合理優化設計合成器方案,有效控制數字器件引入的噪聲,數字鎖相頻率合成器的相位噪聲完全可以做得很低。
非常好我支持^.^
(0) 0%
不好我反對
(3) 100%
相關閱讀:
- [處理器/DSP] Codasip發布適用于定制計算的新一代RISC-V處理器系列產品 2023-10-24
- [電子說] 環旭電子推出Pisces企業級無線路由器助力企業應對高密度數據挑戰 2023-10-24
- [電子說] 思爾芯原型驗證助力香山RISC-V處理器迭代加速 2023-10-24
- [電子說] 開關頻率對直流母線電容器的影響 2023-10-24
- [電子說] 什么是Logic Synthesis?Synthesis的流程 2023-10-24
- [電子說] iTR機器人iScrubbot系列清潔機器人實現數字化管理 2023-10-24
- [電子說] STM32H7時鐘I/O響應頻率和定時器最高頻率的測試方法 2023-10-24
- [處理器/DSP] 國內外龍頭RISC-V布局情況分析 2023-10-24
( 發表人:admin )