地址譯碼方式

　　地址譯碼有兩種方式，一種是單譯碼方式，或稱為字結構方式；另一種是雙譯碼方式，或稱為X-Y譯碼結構。

　　1）單譯碼方式

　　16字×4位的存儲器共有64個存儲單元，排列成16行×4列的矩陣，每個小方塊表示一個存儲單元。電路設有4根地址線，可尋址24＝16個地址邏輯單元，若把每個字的所有4位看成一個邏輯單元，使每個邏輯單元的4個存儲單元具有相同的地址碼，譯碼電路輸出的這16根字線剛好可以選擇16個邏輯單元。每選中一個地址，對應字線的4位存儲單元同時被選中。選中的存儲單元將與數據位線連通，即可按照要求實現讀或寫操作了。

　　2）雙譯碼結構

　視每個字的1位存儲單元構成一個邏輯單元，圖中每個小方塊表示一個邏輯單元。16個可尋址邏輯單元排列成4×4的矩陣，為減少地址譯碼電路的輸出數量，采用雙重譯碼結構，每個地址譯碼的輸出線數為22＝4根（單譯碼方式需16根地址輸出線）。圖中A0、A1是行地址碼，A2、A3是列地址碼。行、列地址經譯碼后分別輸出4根字線X0～X3和Y0～Y3。X字線控制矩陣中的每一行是否與位線連通，一行中究竟哪個邏輯單元被選中則由Y字線控制。被選中的單元將與數據線連通，以交換信息。

　　地址譯碼電路

　　地址譯碼電路設計實驗報告

　　一、 實驗目的

　　（1） 學習3-8譯碼器在接口電路中的應用；

　　（2） 掌握地址譯碼電路的一般設計方法。

　　二、 實驗內容

　　用74LS138譯碼器設計地址譯碼電路，并用其輸出作為基本輸入輸出單元的片選信號，使用設計的端口地址編寫程序，實現數據的輸入輸出。

　　三、 實驗原理

　　微機接口電路中，常采用74LS138譯碼器來實現I/O端口或存儲器的地址譯碼。74LS138有3個輸入引腳、3個控制引腳及8個輸出引腳，其管腳信號如圖 1所示。當3個控制信號有效時，相應于輸入信號A、B、C狀態的那個輸出端為低電平，該信號即可作為片選信號。

　　32位總線地址是由XA2開始，所以地址是以4字節邊界對齊的。實驗系統的I/O地址空間共有256字節，偏移地址一般從00H～FFH。起始地址由PC機系統分配，可以查看端口資源得到起始地址。所以設計地址譯碼電路，主要是針對XA7以下低8位地址線譯碼，得到偏移在00H～FFH之間的端口。本實驗要求不使用總線上的片選信號，自行設計端口偏移地址為E0H～FFH的譯碼電路，然后用譯碼輸出作為I/O接口單元的片選。編寫程序，完成I/O數據操作。實驗參考線路如圖2所示。

　　四、 實驗步驟

　　1、安裝驅動，配置實驗環境。驅動安裝成功后，如圖 3、圖 4所示：

　　2、按圖 2所示，連接實驗線路，接好的線路如圖5所示：

　　3、運行Tdpit集成操作軟件，根據實驗內容，編寫實驗程序，對實驗程序進行編譯、鏈接；

　　4、運行程序，撥動開關，觀看數據燈顯示是否正確。

　　五、 實驗結果

　　1、程序下載到實驗箱后，數據燈示55H，效果如圖 6所示：

　　2、通過TdPit集成操作軟件，檢測由開關輸入的值。未撥動開關時，檢測結果如圖 7所示，結果正確。

　　六、實驗總結

　　本次實驗不難，但需要一顆細致的心。連接電路是一個細致的活，經過幾次檢測線路，才發現線路問題，經過重新連接電路，得到預期效果。