本系列的前一部分是從了解數據表轉向實際實施以實現預期性能。這包括對模數轉換器 （ADC） 輸入信號的電源和信號路由的考慮。這最后一部分將重點介紹差分信號的優勢，現在許多微控制器 （MCU） 都提供了這種優勢。

差分信號是在模擬測量期間解決噪聲的寶貴工具。差分信號的優勢在于以共模方式去除噪聲的簡單性。挑戰在于設計一個電路，以使噪聲實際上對差分對的兩個導體都是共同的。這一挑戰延伸到嵌入式硬件工程師和集成電路 （IC） 設計人員。

在 IC 設計中，基板噪聲是一個挑戰。基板充當產生噪聲的組件或外圍設備與集成 ADC 之間的橋梁或媒介。同樣，在板級，相鄰的數字信號可以與模擬跡線耦合。這種耦合的強度通常會因較差的（高阻抗）接地結構而增強，從而迫使返回路徑較長，從而增加了電磁場邊緣。對于輻射抗擾度，與無線電的距離相比，差分間距應該相對較小。在這三種情況中的每一種情況下，假設噪聲均等地耦合到正導體和負導體，并且噪聲在兩個導體上的傳播是相等的。

在探討差分信號的好處之前，重要的是要提到成本。在 MCU 中，成本是 ADC 輸入引腳數量的兩倍。在整個信號鏈中，構成模擬前端 （AFE） 的組件也會加倍或復制。與任何設計一樣，您必須權衡這些成本與收益。

以下部分說明了差分信號在 IC 級、板級和應用級的優勢，在被測設備 （DUT） 附近放置了低于 1 GHz 的無線電。

在 IC 級別，電源管理架構會給系統帶來噪聲，在比較一種架構相對于另一種架構的優勢時，您應該考慮到這一點。對于內部電壓調節，IC 可以使用低壓差穩壓器 （LDO） 或 DC/DC 轉換器。盡管 DC/DC 通常是兩者中效率更高的一種，但圖 1b 顯示，相對于圖 1a 中的 LDO，DC/DC 也貢獻了更多的噪聲。噪聲等于 ADC 返回的最小和最大電壓之差的增加。在圖 1a 和圖 1b 中，ADC 以大約 250KSPS 的速度測量直流電壓，持續時間為 32ms。DC/DC 穩壓器的轉換結果變化是 LDO 的六倍多。

圖 1：具有單端測量的內部 LDO 穩壓器 （a）；具有單端測量功能的內部 DC/DC 穩壓器 （b）；帶差分端測量的內部 DC/DC 穩壓器 （c）

比較圖 1b 和 1c，如果您在差模下使用 DC/DC 穩壓器進行相同的測量，則整體噪聲會降低，LDO 和 DC/DC 性能之間的差異很小。圖 1 顯示了以伏特而不是最低有效位 （LSB） 為單位的性能，垂直軸轉換為伏特，因為差分的 LSB 是單端的兩倍，以說明有符號結果（負電壓）的支持。差分測量的方差小于單端實現方差的一半，表明 ADC 將來自 DC/DC 的大部分噪聲視為共模噪聲。

被測量的直流電壓被視為差分輸入，其中 Vss 是 ADC 的負輸入。因此，即使信號本身是單端信號，在差模下測量也可以降低噪聲，而且在使用 DC/DC 穩壓器時還能降低噪聲。這是一個非常好的消息，使工程師能夠利用 DC/DC 的優勢，同時消除相關噪聲。

來自內部調節器的噪聲只是一種可能的噪聲源。其他可能的噪聲源可能是相鄰的數字信號，例如 I 2 C 或串行外設接口 （SPI） 通信，或脈寬調制 （PWM） 波形。我們建議讓這些信號在物理上盡可能遠離 ADC 引腳——如果可能，在 ADC 測量期間處于非活動狀態。大多數 IC 制造商有意通過創建專用模擬引腳使數字信號遠離模擬信號。然而，在較小的封裝中，一些數字功能可能與模擬引腳復用，或者數字輸入/輸出 （I/O） 引腳可以與模擬引腳相鄰。

作為一個實驗，讓我們將 DUT 模擬輸入緊鄰 48MHz 時鐘輸出（全軌到軌擺幅）定位，以表示數字噪聲源。如圖 2 和圖 3 所示，與差分相比，單端測量增加了相鄰時鐘輸出，噪聲增加更大。在單端情況下，測得的電壓連接到模擬輸入。差分模式下的互補輸入將保留在通用 I/O （GPIO） 模式下并主動驅動為低電平，即器件的數字源電源電壓 （DVSS）。在差分情況下，互補輸入外部連接到器件的模擬電源電壓 （AVSS）。

雖然與單端示例相比很小，但差分結果表明噪聲仍然存在。目視檢查顯示，與差分對的正負腿之間的距離相比，時鐘相對接近差分測量的正腿。因此，相對耦合不會相等，噪聲不會完全表現為共模。

該實驗是在四層 PCB 上進行的，第三層提供了幾乎完全堅固的接地層，因此返回電流可以直接在走線下方流動。第二層提供參考電壓并在多個位置分開，使信號和接地平面返回路徑之間的耦合復雜化，并可能為噪聲產生影響測量的介質，這可能進一步解釋噪聲的存在

圖 2：從相鄰時鐘到單端 ADC 輸入的串擾 A 與無噪聲對比

圖 3：從相鄰時鐘到差分 ADC 輸入的串擾 A 與無噪聲對比

在最后一個實驗中，評估模塊以 50kB（868MHz，2GFSK，2kHz 偏差）傳輸 100 個隨機數據包引入了無線電信號。EVM 與 DUT 相鄰放置，因此 MCU（和 ADC）距離 EVM 的 PCB 天線大約 6 厘米。圖 4 再次顯示，差分配置在抗噪性方面優于單端配置。關鍵是能量在差分 ADC 的正負輸入上均勻耦合，因此信號被拒絕為共模理想情況下，在圖 4 所示的差分測量中不會出現噪聲，因此這種偏離預期的優點討論可能的原因。

圖 4：附近無線電信號引起的噪聲

時鐘和低于 1 GHz 無線電的實驗之間最顯著的區別是相對耦合面積。在時鐘的情況下，耦合區域與時鐘走線與 ADC 輸入線平行的位置最為相關。在此并行運行之后，信號分流：ADC 信號從板外傳送到電壓源進行測量，而時鐘終止于另一個接收輸入。

具有最小屏蔽的板外連接為無線電能量耦合到 ADC 提供了潛在途徑。此外，ADC 正負輸入之間電氣長度的任何差異都可能導致耦合噪聲為差分噪聲，而不是共模噪聲。將 ADC 正負輸入之間的電氣長度差異最小化的一種有效方法是設計對稱的信號路徑。

本節中的測試旨在顯示差分信號提供的改進的廣度。改進發生在應用程序或實現級別。來自相鄰無線電的干擾也適用于需要電磁兼容性 （EMC）的藍牙和 Wi-Fi 應用。板級的改進也很明顯，來自相鄰數字信號的交叉耦合（串擾）。最后，在 IC 層面的改進甚至是可見的，選擇嘈雜的穩壓器可實現低功耗運行并緩解 ADC 性能的下降。

雖然差分信號是實現數據表中的 ADC 性能的寶貴工具，但必須優先考慮了解數據表參數。MCU 內有許多與 ADC 性能相關的配置和依賴關系，這會使根據應用要求理解數據表性能變得困難。

本系列解決了一些主要的性能依賴關系，并提供了有助于揭開 MCU 數據表和集成 ADC 性能的神秘面紗的趨勢。有了這種理解，開發人員可以為傳感器應用做出更明智的 MCU 選擇，并實施能夠充分實現集成 ADC 性能的設計。

審核編輯：郭婷