讓模擬和數(shù)字電路分別擁有自己的電源和地線通路，在可能的情況下，應(yīng)盡量加寬這兩部分電路的電源與地線或采用分開的電源層與接地層，以便減小電源與地線回路的阻抗，減小任何可能在電源與地線回路中的干擾電壓。

　　一單獨(dú)工作的PCB的模擬地和數(shù)字地可在系統(tǒng)接地點(diǎn)附近單點(diǎn)匯接，如電源電壓一致，模擬和數(shù)字電路的電源在電源入口單點(diǎn)匯接，如電源電壓不一致，在兩電源較近處并一1~2nf的電容，給兩電源間的信號(hào)返回電流提供通路。

　　如此PCB是插在母板上的，則母板的模擬和數(shù)字電路的電源和地也要分開，模擬地和數(shù)字地在母板的接地處接地，電源處理與上面一樣。

　　2.PCB的布局

　　設(shè)計(jì)要求歸結(jié)如下：

　　當(dāng)高速、中速和低速數(shù)字電路混用時(shí)，在印制板上要給它們分配不同的布局區(qū)域。

　　對(duì)低電平模擬電路和數(shù)字邏輯電路要盡可能地分離。

　　3.多層印制板設(shè)計(jì)

　　3.1 數(shù)字電路的電磁兼容設(shè)計(jì)中要考慮的是數(shù)字脈沖的上升沿和下降沿所決定的頻帶寬而不是數(shù)字脈沖的重復(fù)頻率。方形數(shù)字信號(hào)的印制板設(shè)計(jì)帶寬定為1／πtr，通常要考慮這個(gè)帶寬的十倍頻。

　　3.2 多層印制板設(shè)計(jì)要決定選用的多層印制板的層數(shù)。多層印制板的層間安排隨著電路而變，但有以下幾條共同原則。

　　（1）電源平面應(yīng)靠近接地平面，并且安排在接地平面之下。這樣可以利用兩金屬平板間的電容作電源的平滑電容，同時(shí)接地平面還對(duì)電源平面上分布的輻射電流起到屏蔽作用。

　　（2）布線層應(yīng)安排與整塊金屬平面相鄰。這樣的安排是為了產(chǎn)生通量對(duì)消作用。

　　（3）把數(shù)字電路和模擬電路分開，有條件時(shí)將數(shù)字電路和模擬電路安排在不同層內(nèi)。如果一定要安排在同層；可采用開溝、加接地線條、分隔等方法補(bǔ)救。模擬的和數(shù)字的地、電源都要分開，不能混用。數(shù)字信號(hào)有很寬的頻譜，是產(chǎn)生干擾的主要來源。

　　（4） 在中間層的印制線條形成平面波導(dǎo)，在表面形成微帶線，兩者傳輸特性不同。

　　（5） 時(shí)鐘電路和高頻電路是主要的干擾和輻射源，一定要單獨(dú)安排、遠(yuǎn)離敏感電路。

　　（6） 不同層所含的雜散電流和高頻輻射電流不同，布線時(shí)不能同等看待。

　　3.3 多層PCB的典型布層安排：

　　1 2 3 4 5 6 7 8 9 10

　　2層 S1，G S2，P

　　4層 S1 G P S2

　　6層 S1 G S2 S3 P S4 差

　　6層 S1 S2 G P S3 S4 一般

　　6層 S1 G S2 P G S3 好

　　8層 S1 S2 G S3 S4 P S5 S6 差

　　8層 S1 G S2 S3 G P S4 S5 一般

　　8層 S1 G S2 G P S3 G S4 好

　　10層 S1 G S2 S3 G P S4 S5 G S6

　　3.4 兩個(gè)基本原則

　　多層印制板設(shè)計(jì)中有兩個(gè)基本原則用來確定印制線條間距和邊距：

　　20－H原則 所有的具有一定電壓的印制板都會(huì)向空間輻射電磁能量，為減小這個(gè)效應(yīng)，印制板的物理尺寸都應(yīng)該比靠近的接地板的物理尺寸小20H，其中H是兩個(gè)印制板面的間距。按照一般典型印制板尺寸，20H一般為3mm左右。

　　2－W原則 當(dāng)兩條印制線間距比較小時(shí)，兩線之間會(huì)發(fā)生電磁串?dāng)_，串音會(huì)使有關(guān)電路功能失常。為避免發(fā)生這種干擾，應(yīng)保持任何線條問距不小于二倍的印制線條寬度，即不小于2W，W為印制線路的寬度。印制線條的寬度取決于線條阻抗的要求，太寬會(huì)減少布線的密度，增加成本；大窄會(huì)影響傳輸?shù)浇K端的信號(hào)的波形和強(qiáng)度。

　　3.5 接地設(shè)計(jì)

　　3.5.1 要建立分布參數(shù)的概念，高于一定頻率時(shí)，任何金屬導(dǎo)線都要看成是由電阻、電感構(gòu)成的器件。所以，接地引線具有一定的阻抗并且構(gòu)成電氣回路，不管是單點(diǎn)接地還是多點(diǎn)接地，都必須構(gòu)成低阻抗回路進(jìn)入真正的地或機(jī)架。25mm長的典型的印制線大約會(huì)表現(xiàn)15nH到20nH的電感，加上分布電容的存在，就會(huì)在接地板和設(shè)備機(jī)架之間構(gòu)成諧振電路。

　　3.5.2 接地電流流經(jīng)接地線時(shí)，會(huì)產(chǎn)主傳輸線效應(yīng)和天線效應(yīng)。當(dāng)線條長度為1／4波長時(shí)，可以表現(xiàn)出很高的阻抗，接地線實(shí)際上是開路的，接地線反而成為向外輻射的夭線。

　　3.5.3 接地板上充滿高頻電流和干擾場形成的渦流，因此，在接地點(diǎn)之間構(gòu)成許多回路，這些回路的直徑（或接地點(diǎn)間距）應(yīng)小于頻率波長的1/20。如圖3所示。

　　4.其它布線要求

　　專用零伏線和VCC的走線寬度應(yīng)≥1mm。

　　要為模擬電路專門提供一根零伏線。

　　單面或雙面板的電源線和地線應(yīng)盡可能靠近，的方法是電源線布在印制板的一面，而地線布在印制板的另一面，上下重合，這會(huì)使電源的阻抗為。另外，整塊印制板上的電源和地線要呈“井”字分布，以便使布線的電流達(dá)到均衡。

　　印制線路設(shè)計(jì)中還要特別注意電流流過電路中的導(dǎo)線環(huán)路尺寸，因?yàn)檫@些回路就相當(dāng)于正在工作中的小天線，隨時(shí)隨地向空間進(jìn)行輻射。特別是要注意時(shí)鐘部分的走線，因?yàn)檫@部分是整個(gè)電路中工作頻率的。

　　信號(hào)走線（特別是高頻信號(hào)）要盡量短，因?yàn)樗鼈兪堑湫偷陌l(fā)射天線；

　　晶振要盡量靠近IC，且布線要較粗；

　　晶振外殼接地；

　　PCB板上的線寬不要突變，導(dǎo)線不要突然拐角。

　　為了減少平行走線時(shí)的串?dāng)_，必要時(shí)可增加印刷線條間的距離；或在走線之間有意識(shí)地安插一根零伏線，作為線條之間的隔離；

　　每個(gè)IC的電源管腳要加旁路電容（一般為104）和平滑電容（10uF~100uF）到地大面積IC每個(gè)角的電源管腳也要加旁路電容和平滑電容。

　　如有可能，在PCB板的接口處加RC低通濾波器或EMI抑制元件（如磁珠、信號(hào)濾波器等），以消除連接線的干擾；但是要注意不要影響有用信號(hào)的傳輸；

　　PCB板的信號(hào)接口要盡可能多地分配一些零伏線的連接腳，并均勻地將信號(hào)線分開。

　　5.旁路電容和退耦電容

　　設(shè)計(jì)印制板時(shí)經(jīng)常要在電路上加電容器來滿足數(shù)字電路工作時(shí)要求的電源平穩(wěn)和潔凈度。電路中的電容可分為退耦電容、旁路電容和容納電容三類。退耦電容用來濾除高頻器件在電源板上引起的輻射電流，為器件提供一個(gè)局域化的直流，還能減低印制電路中的電流沖擊的峰值。旁路電容能消除高頻輻射噪聲。噪聲能限制電路的帶寬，產(chǎn)主共模干擾。平滑或容納電容是用來解決開關(guān)器件工作時(shí)電源電壓會(huì)產(chǎn)生突降的問題。

　　設(shè)計(jì)中重要的是確定電容量和接入電容的地點(diǎn)。電容器的自諧振頻率是決定電容設(shè)計(jì)的關(guān)鍵參數(shù)。電容器有引出線，就會(huì)給電容器附加了固有的電感和電阻，考慮這些因素，實(shí)際的電容可看成由電阻、電感、電容組成的串聯(lián)諧振電路。

　　因此，實(shí)際電容器都有自諧振頻率，在自諧振頻率以下，電容器呈電容性；高于自諧振頻率時(shí)，電容器呈電感性，阻抗隨頻率增高而增大，使旁路作用大大下降。諧振頻率為

　　應(yīng)該選擇諧振頻率高的電容器。典型的陶瓷電容器的引線大約有6mm長，會(huì)引入15nH的電感，這種類型的電容器對(duì)應(yīng)的自諧振頻率列在下表中。

　　表2：電容器的自諧振頻率

　　電容器的電容值（uF） 1 0.1 0.01 0.001

　　電容器的自諧振頻率（MHz） 2.5 5 15 50

　　電源板和接地板之間構(gòu)成的平板電容器也有自諧振頻率，這一諧振頻率如果與時(shí)鐘頻率如果與時(shí)鐘頻率諧振，就會(huì)使整個(gè)印制板成為一個(gè)電磁輻射器。

　　這一諧振頻率可以達(dá)到200MHz～400MHz，采用20－H原則還可以使這個(gè)諧振頻率提高2-3倍。采用一個(gè)大容量的電容器與一個(gè)下容量的電容器并聯(lián)的方法可以有效地改善自諧振頻率特性，當(dāng)大容量的電容器達(dá)到諧振點(diǎn)時(shí)，大電容的阻抗開始隨頻率增加而變大；小容量的電容器尚未達(dá)到諧振點(diǎn)，仍然隨頻率增加而變小并將對(duì)旁路電流起主導(dǎo)作用。

　　退耦電容的電容量按式

　　計(jì)算，式中△I為瞬變電流、△V為邏輯器件工作允許的電源電壓值的變化、△t為開關(guān)時(shí)間。在電源引線比較長時(shí)，瞬變電流引起較大的壓降，此時(shí)就要加容納電容以便維持器件要求的電壓值。設(shè)計(jì)時(shí)，先計(jì)算允許的阻抗Zm，

　　Zm=△V/△I

　　然后，由線條電感Lw求出不超過Zm對(duì)應(yīng)的頻率fm=Zm/（2πLw），當(dāng)使用頻率高于fm時(shí)，要加容納電容Cb，通常Cb為10～100uF之間取值。

　　Cb＝1／（2πfm Zm）

　　電容材料對(duì)溫度很敏感，要選溫度系數(shù)好的。還要選擇等效串聯(lián)電感和等效串聯(lián)電阻小的電容器，一般要求等效串聯(lián)電感值小于10nH，等效串聯(lián)電阻小于0.5Ω。在每兩個(gè)LSI或VLSI元件處都要加平滑電容，電源入口處也要加入平滑電容。此外，I/O連接器、距電源輸入連接器遠(yuǎn)的地方、元件密集處、時(shí)鐘發(fā)生電路附近都要加平滑電容器，平滑電容的計(jì)算與退耦電容的計(jì)算方法相同。

　　6.時(shí)鐘電路之EMC設(shè)計(jì)

　　時(shí)鐘電路在數(shù)字電路中占有重要地位，同時(shí)時(shí)鐘電路也是產(chǎn)生電磁輻射的主要來源。一個(gè)具有2ns上升沿的時(shí)鐘信號(hào)輻射能量的帶寬可達(dá)160MHz，其可能輻射帶寬可達(dá)十倍頻，即1.6GHz。因此，設(shè)計(jì)好時(shí)鐘電路是保證達(dá)到整機(jī)輻射指標(biāo)的關(guān)鍵。時(shí)鐘電路設(shè)計(jì)主要的問題有如下幾個(gè)方面。

　　（1）阻抗控制：計(jì)算各種由印制板線條構(gòu)成的微帶線和微帶波導(dǎo)的波阻抗、相移常數(shù)、衰減常數(shù)等等。許多設(shè)計(jì)手冊(cè)都可以查到一些典型結(jié)構(gòu)的波阻抗和衰減常數(shù)。特殊結(jié)構(gòu)的微帶線和微帶波導(dǎo)的參數(shù)需要用計(jì)算電磁學(xué)的方法求解。

　　（2）傳輸延遲和阻抗匹配：由印制線條的相移常數(shù)計(jì)算時(shí)鐘脈沖受到的延遲，當(dāng)延遲達(dá)到一定數(shù)值時(shí)，就要進(jìn)行阻抗匹配以免發(fā)生終端反射使時(shí)鐘信號(hào)抖動(dòng)或發(fā)生過沖。阻抗匹配方法有串聯(lián)電阻、并聯(lián)電阻、戴維南網(wǎng)絡(luò)、RC 網(wǎng)絡(luò)、二極管陣等。

　　（3）印制線條上接入較多容性負(fù)載的影響：接在印制線條上的容性負(fù)載對(duì)線條的波阻抗有較大的影響。特別是對(duì)總線結(jié)構(gòu)的電路容性負(fù)載的影響往往是要考慮的關(guān)鍵因素。

　　表達(dá)傳輸線可以采用三種方式：

　　a、 用傳輸波阻抗（Z0）和傳輸時(shí)延（td）兩個(gè)參數(shù)描述傳輸線。

　　b、 用傳輸波阻抗和（與波長有關(guān)的）規(guī)一化長度描述傳輸線。

　　c、 用單位長度的電感、電容和印制線的物理長度來描述傳輸線。

　　在印制板設(shè)計(jì)中經(jīng)常采用種方式描述由印制線條構(gòu)成的傳輸線。此時(shí)，傳輸時(shí)延的大小決定了印制線條是否需要采取阻抗控制的措施；當(dāng)線條上有很多電容性負(fù)載時(shí)，線條的傳輸時(shí)延將會(huì)增大，與原來的傳輸時(shí)延有如下的關(guān)系，

　　td’為不考慮容性負(fù)載時(shí)的線條傳輸時(shí)延，C0 為不考慮容性負(fù)載時(shí)的線條分布電容，lm為無匹配的印制線條長度。還有許多其它時(shí)鐘電路設(shè)計(jì)問題，如時(shí)鐘區(qū)與其它功能區(qū)的隔離，同層板中時(shí)鐘線條屏蔽等問題。

　　時(shí)鐘電路電磁兼容設(shè)計(jì)技巧

　　（A） 首先要進(jìn)行恰當(dāng)?shù)牟季€，布線層應(yīng)安排與整塊金屬平面相鄰。這樣的安排是為了產(chǎn)生通量對(duì)消作用。

　　（B） 其次，時(shí)鐘電路和高頻電路是主要的干擾和輻射源一定要單獨(dú)安排、遠(yuǎn)離敏感電路。

　　（C） 選擇恰當(dāng)?shù)钠骷窃O(shè)計(jì)成功的重要因素，特別在選擇邏輯器件時(shí)，盡量選上升時(shí)間比五納秒長的器件，決不要選比電路要求時(shí)序快的邏輯器件。

　　（D） 層間跳線應(yīng)當(dāng)

　　（E） 時(shí)鐘布線的轉(zhuǎn)接安排

　　時(shí)鐘布線經(jīng)連接器輸出時(shí)，連接器上的插針要在時(shí)鐘線插針周圍布滿接地插針。

　　（F） 時(shí)鐘輸出布線時(shí)不要采用向多個(gè)部件直接串行地連接〔稱為菊花式連接〕；而應(yīng)該經(jīng)緩存器分別向其它多個(gè)部件直接提供時(shí)鐘信號(hào)。

　　7.邏輯電路的使用

　　對(duì)在線路設(shè)計(jì)中所使用的邏輯集成電路的建議是：

　　凡是能不用高速邏輯電路的地方就不要用高速邏輯電路。

　　注意在IC近端的電源和地之間加旁路去耦電容（一般為104）。

　　注意長線傳輸過程中的波形畸變。

　　用R－S觸發(fā)器作設(shè)備控制按鈕與設(shè)備電子線路之間配合的緩沖。

　　8.設(shè)備內(nèi)部的布線

　　在設(shè)備內(nèi)部，布線不當(dāng)是造成干擾的首要原因，大多數(shù)的干擾是發(fā)生在同一線束的電纜與電纜之間。所以正確的布線是設(shè)備可靠運(yùn)行的基本保證之一。

　　8.1 線間的電磁耦合抑制方法

　　對(duì)磁場耦合：

　　1〕減小干擾源和敏感電路的環(huán)路面積。的辦法是使用雙絞線和屏蔽線，讓信號(hào)線與接地線（或載流回路）扭絞在一起，以便使信號(hào)與接地線（或載流回路）之間的距離近。

　　2〕增大線間的距離，使得干擾源與受感應(yīng)的線路之間的互感盡可能地小。

　　3〕如有可能，使得干擾源的線路與受感應(yīng)的線路呈直角（或接近直角）布線，這樣可大大降低兩線路間的耦合

　　對(duì)電容耦合：

　　1〕增大線路間的距離是減小電容耦合的辦法。

　　2〕采用屏蔽層，屏蔽層要接地。

　　3〕降低敏感線路的輸入阻抗。這對(duì)CMOS電路比較有效，這是因?yàn)镃MOS電路的輸入阻抗很高，與靜電容分壓后，干擾信號(hào)加到CMOS電路輸入端子上成分很高。如有可能，在CMOS電路的人口端對(duì)地并聯(lián)一個(gè)電容或一個(gè)阻值較低的電阻，這可以降低線路的輸入阻抗，從而降低因靜電容而引入的干擾。

　　4〕如有可能，敏感電路采用平衡線路作輸入，平衡線路不接地。這樣干擾源對(duì)平衡線路人口所施加的是共模干擾，利用平衡線路固有的共模抑制能力，克服干擾源對(duì)敏感線路的干擾。

　　8.2 一般的布線方法

　　在正式布線之前，首要的一點(diǎn)是將線路分類。主要的分類方法是按功率電平來進(jìn)行，以每30dB功率電平分成若干組，見下表：

　　表1：按功率電平分類的布線方法

　　這種分類的好處是：

　　干擾源和接收電路都是按功率分類的。

　　在同一線束中，鄰近導(dǎo)線的功率電平相差不超過30dB。

　　不同分類的導(dǎo)線應(yīng)分別捆扎，分開敷設(shè)。對(duì)相鄰類的導(dǎo)線，在采取屏蔽或扭絞等措施后也可歸在一起。分類敷設(shè)的線束間的距離是50~75mm。