什么是電磁干擾（EMI）和電磁兼容性(EMC)

(Electromagnetic Interference)，有傳導干擾和輻射干擾兩種。傳導干擾是指通過導電
介質把一個電網(wǎng)絡上的信號耦合（干擾）到另一個電網(wǎng)絡。輻射干擾是指干擾源通過空間
把其信號耦合（干擾）到另一個電網(wǎng)絡。在高速PCB及系統(tǒng)設計中，高頻信號線、集成電
路的引腳、各類接插件等都可能成為具有天線特性的輻射干擾源，能發(fā)射電磁波并影響其
他系統(tǒng)或本系統(tǒng)內其他子系統(tǒng)的正常工作。
自從電子系統(tǒng)降噪技術在70 年代中期出現(xiàn)以來，主要由于美國聯(lián)邦通訊委員會在
1990 年和歐盟在1992 提出了對商業(yè)數(shù)碼產(chǎn)品的有關規(guī)章，這些規(guī)章要求各個公司確保它
們的產(chǎn)品符合嚴格的磁化系數(shù)和發(fā)射準則。符合這些規(guī)章的產(chǎn)品稱為具有電磁兼容性EMC
（Electromagnetic Compatibility）。
什么是信號完整性(signal integrity)
信號完整性是指信號在信號線上的質量。信號具有良好的信號完整性是指當在
需要的時候，具有所必需達到的電壓電平數(shù)值。差的信號完整性不是由某一單一因
素導致的，而是板級設計中多種因素共同引起的。主要的信號完整性問題包括反
射、振蕩、地彈、串擾等。 常見信號完整性問題及解決方法
什么是反射(reflection)
反射就是在傳輸線上的回波。信號功率(電壓和電流)的一部分傳輸?shù)骄€上并達
到負載處，但是有一部分被反射了。如果源端與負載端具有相同的阻抗，反射就不
會發(fā)生了。源端與負載端阻抗不匹配會引起線上反射，負載將一部分電壓反射回源
端。如果負載阻抗小于源阻抗，反射電壓為負，反之，如果負載阻抗大于源阻抗，
反射電壓為正。布線的幾何形狀、不正確的線端接、經(jīng)過連接器的傳輸及電源平面
的不連續(xù)等因素的變化均會導致此類反射。
什么是串擾(crosstalk)
串擾是兩條信號線之間的耦合，信號線之間的互感和互容引起線上的噪聲。容
性耦合引發(fā)耦合電流，而感性耦合引發(fā)耦合電壓。PCB 板層的參數(shù)、信號線間距、
驅動端和接收端的電氣特性及線端接方式對串擾都有一定的影響。
什么是過沖(overshoot)和下沖(undershoot)
過沖就是第一個峰值或谷值超過設定電壓——對于上升沿是指最高電壓而對于
下降沿是指最低電壓。下沖是指下一個谷值或峰值。過分的過沖能夠引起保護二極
管工作，導致過早地失效。過分的下沖能夠引起假的時鐘或數(shù)據(jù)錯誤(誤*作)。
什么是振蕩(ringing)和 環(huán)繞振蕩（rounding）
振蕩的現(xiàn)象是反復出現(xiàn)過沖和下沖。信號的振蕩和環(huán)繞振蕩由線上過度的電感
和電容引起，振蕩屬于欠阻尼狀態(tài)而環(huán)繞振蕩屬于過阻尼狀態(tài)。信號完整性問題通
常發(fā)生在周期信號中，如時鐘等，振蕩和環(huán)繞振蕩同反射一樣也是由多種因素引起
的，振蕩可以通過適當?shù)亩私佑枰詼p小，但是不可能完全消除。
什么是地電平面反彈噪聲和回流噪聲
在電路中有大的電流涌動時會引起地平面反彈噪聲（簡稱為地彈），如大量芯
片的輸出同時開啟時，將有一個較大的瞬態(tài)電流在芯片與板的電源平面流過，芯片
封裝與電源平面的電感和電阻會引發(fā)電源噪聲，這樣會在真正的地平面（0V）上產(chǎn)
生電壓的波動和變化，這個噪聲會影響其它元器件的動作。負載電容的增大、負載
電阻的減小、地電感的增大、同時開關器件數(shù)目的增加均會導致地彈的增大。 由
于地電平面（包括電源和地）分割，例如地層被分割為數(shù)字地、模擬地、屏蔽地
等，當數(shù)字信號走到模擬地線區(qū)域時，就會產(chǎn)生地平面回流噪聲。同樣電源層也可能會被分割為2.5V，3.3V，5V 等。所以在多電壓PCB 設計中，地電平面的反彈噪
聲和回流噪聲需要特別關心。
在時域(time domain)和頻域(frequency domain)之間有什么不同
時域(time domain)是以時間為基準的電壓或電流的變化的過程，可以用示波
器觀察到。它通常用于找出管腳到管腳的延時(delays)、偏移(skew)、過沖
(overshoot)、、下沖(undershoot)以及建立時間(settling times)。
頻域(frequency domain)是以頻率為基準的電壓或電流的變化的過程，可以用
頻譜分析儀觀察到。它通常用于波形與FCC 和其它EMI 控制限制之間的比較。
什么是阻抗(impedance)
阻抗是傳輸線上輸入電壓對輸入電流的比率值(Z0=V/I)。當一個源送出一個信
號到線上，它將阻礙它驅動，直到2*TD 時，源并沒有看到它的改變，在這里TD 是
線的延時(delay)。
什么是建立時間(settling time)
建立時間就是對于一個振蕩的信號穩(wěn)定到指定的最終值所需要的時間。
什么是管腳到管腳(pin-to-pin)的延時(delay)
管腳到管腳延時是指在驅動器端狀態(tài)的改變到接收器端狀態(tài)的改變之間的時
間。這些改變通常發(fā)生在給定電壓的50%，最小延時發(fā)生在當輸出第一個越過給定
的閾值(threshold)，最大延時發(fā)生在當輸出最后一個越過電壓閾值
(threshold) ，測量所有這些情況。
什么是偏移(skew)
信號的偏移是對于同一個網(wǎng)絡到達不同的接收器端之間的時間偏差。偏移還被
用于在邏輯門上時鐘和數(shù)據(jù)達到的時間偏差。
什么是斜率(slew rate)
Slew rate 就是邊沿斜率(一個信號的電壓有關的時間改變的比率)。I/O 的技
術規(guī)范 (如PCI)狀態(tài)在兩個電壓之間，這就是斜率(slew rate)，它是可以測量
的。
什么是靜態(tài)線(quiescent line)
在當前的時鐘周期內它不出現(xiàn)切換。另外也被稱為 "stuck-at" 線或static
線。串擾(Crosstalk)能夠引起一個靜態(tài)線在時鐘周期內出現(xiàn)切換。
什么是假時鐘(false clocking)
假時鐘是指時鐘越過閾值(threshold)無意識地改變了狀態(tài)(有時在VIL 或VIH
之間)。通常由于過分的下沖(undershoot)或串擾(crosstalk)引起。
什么是IBIS 模型
IBIS（Input/Output Buffer Information Specification）模型是一種基于
V/I 曲線的對I/O BUFFER 快速準 確建模的方法，是反映芯片驅動和接收電氣特性
的一種國際標準，它提供一種標準的文件格式來記錄如驅動源輸出阻抗、上升/下
降時間及輸入負載等參數(shù)，非常適合做振蕩和串擾等高頻效應的計算與仿真。
IBIS 規(guī)范最初由一個被稱為IBIS 開放論壇的工業(yè)組織編寫，這個組織是由一
些EDA 廠商、計算機制造商、半導體廠商和大學組成的。IBIS 的版本發(fā)布情況
為：1993 年4 月第一次推出Version1.0 版，同年6 月經(jīng)修改后發(fā)布了Version1.1

版，1994 年6 月在San Diego 通過了Version2.0 版，同年12 月升級為
Version2.1 版，1995 年12 月其Version2.1 版成為ANSI/EIA-656 標準，1997 年
6 月發(fā)布了Version3.0 版，同年9 月被接納為IEC 62012-1 標準，1998 年升級為
Version3.1 版，1999 年1 月推出了當前最新的版本Version3.2 版。
IBIS 本身只是一種文件格式，它說明在一標準的IBIS 文件中如何記錄一個芯
片的驅動器和接收器的不同參數(shù)，但并不說明這些被記錄的參數(shù)如何使用，這些參
數(shù)需要由使用IBIS 模型的仿真工具來讀取。欲使用IBIS 進行實際的仿真，需要先
完成以下四件工作：
（1）獲取有關芯片驅動器和接收器的原始信息源；
（2）獲取一種將原始數(shù)據(jù)轉換為IBIS 格式的方法；
（3）提供用于仿真的可被計算機識別的布局布線信息；
（4）提供一種能夠讀取IBIS 和布局布線格式并能夠進行分析計算的軟件工具。
IBIS 是一種簡單直觀的文件格式，很適合用于類似于Spice（但不是Spice，因為
IBIS 文件格式不能直接被Spice 工具讀取）的電路仿真工具。它提供驅動器和接
收器的行為描述，但不泄漏電路內部構造的知識產(chǎn)權細節(jié)。換句話說，銷售商可以
用IBIS 模型來說明它們最新的門級設計工作，而不會給其競爭對手透露過多的產(chǎn)
品信息。并且，因為IBIS 是一個簡單的模型，當做簡單的帶負載仿真時，比相應
的全Spice 三極管級模型仿真要節(jié)省10～15 倍的計算量。
IBIS 提供兩條完整的V－I 曲線分別代表驅動器為高電平和低電平狀態(tài)，以及
在確定的轉換速度下狀態(tài)轉換的曲線。V－I 曲線的作用在于為IBIS 提供保護二極
管、TTL 圖騰柱驅動源和射極跟隨輸出等非線性效應的建模能力。
由上可知，IBIS 模型的優(yōu)點可以概括為：
1、在I/O 非線性方面能夠提供準確的模型，同時考慮了封裝的寄生參數(shù)與
ESD 結構；
2、提供比結構化的方法更快的仿真速度；
3、可用于系統(tǒng)板級或多板信號完整性分析仿真。可用IBIS 模型分析的信號完
整性問題包括：串擾、反 射、振蕩、上沖、下沖、不匹配阻抗、傳輸線分析、拓
撲結構分析。IBIS 尤其能夠對高速振蕩和串擾進行準確精細的仿真，它可用于檢
測最壞情況的上升時間條件下的信號行為及一些用物理測試無法解決的情況；
4、模型可以免費從半導體廠商處獲取，用戶無需對模型付額外開銷；
5、兼容工業(yè)界廣泛的仿真平臺。
當然，IBIS 不是完美的，它也存在以下缺點：
1、多芯片廠商缺乏對IBIS 模型的支持。而缺乏IBIS 模型，IBIS 工具就無
法工作。雖然IBIS 文件可以手工創(chuàng)建或通過Spice 模型自動轉換，但是如果無法
從廠家得到最小上升時間參數(shù)，任何轉換工具都無能為力
2、IBIS 不能理想地處理上升時間受控的驅動器類型的電路，特別是那些包
含復雜反饋的電路；
3、IBIS 缺乏對地彈噪聲的建模能力。IBIS 模型2.1 版包含了描述不同管腳
組合的互感，從這里可以提取一些非常有用的地彈信息。它不工作的原因在于建模
方式，當輸出由高電平向低電平跳變時，大的地彈電壓可以改變輸出驅動器的行
為。