（文章來源：電子工程網(wǎng)）

數(shù)模轉(zhuǎn)換器（DAC）是將數(shù)字量轉(zhuǎn)換成模擬量，完成這個(gè)轉(zhuǎn)換的器件叫做數(shù)模轉(zhuǎn)換器。本文將介紹數(shù)模轉(zhuǎn)換器的概念、原理、主要技術(shù)指標(biāo)以及不同類型DAC特點(diǎn)進(jìn)行介紹。經(jīng)數(shù)字系統(tǒng)處理后的數(shù)字量，有時(shí)又要求再轉(zhuǎn)換成模擬量以便實(shí)際使用，這種轉(zhuǎn)換稱為“數(shù)模轉(zhuǎn)換”。完成數(shù)模轉(zhuǎn)換的電路稱為數(shù)模轉(zhuǎn)換器， 簡(jiǎn)稱 DAC（Digital to Analog Converter）。

DAC中的分辨率定義為在不同的輸入數(shù)字碼值下所有可能輸出的模擬電平的 個(gè)數(shù)，N位分辨率意味著DAC能產(chǎn)生2 N ?1 個(gè)不同的模擬電平，一般情況下它就指輸入 數(shù)字碼的位數(shù)。失調(diào)定義為當(dāng)輸入0碼值時(shí)實(shí)際輸出的模擬信號(hào)的值，增益誤差定 義為當(dāng)扣除失調(diào)后理想的滿量程輸出的值和實(shí)際輸出的值的差。

DAC中的精度分為絕對(duì)精度和相對(duì)精度。絕對(duì)精度定義為理想輸出和實(shí)際輸出之 間的差，包括各種失調(diào)和非線性誤差在內(nèi)。相對(duì)精度定義為最大積分非線性誤差。精度表示為滿量程的比例，用有效位數(shù)來表示。例如8-bit 精度表示DAC的誤差小于DAC輸出滿量程的 1/8 2 。注意精度這個(gè)概念和分辨率不相關(guān)。一個(gè)12-bit 分辨率的DAC可能精度只有10-bit；而一個(gè)10-bit分辨率的DAC可能有12-bit的精度。精 度大于分辨率意味著DAC的傳輸響應(yīng)能夠被比較精確地控制。

當(dāng)除去失調(diào)和增益誤差后，積分線性誤差就定義為實(shí)際輸出傳輸特性曲線對(duì)理想傳輸特性曲線（一條直線）的偏離。

在理想的DAC中，每次模擬輸 出變化最小為1LSB，微分線性誤差定義為每次模擬輸出變化最小時(shí)對(duì)1LSB的偏離（將增 益誤差和失調(diào)除外）。我們定義的DNL是對(duì)每個(gè)數(shù)字輸入碼值而言的，有時(shí)也有用最大 的DNL來定義整個(gè)DAC的DNL。理想的DAC對(duì)于每個(gè)數(shù)字輸入其微分線性誤差均為0， 而一個(gè)具有最大DNL為0.5LSB的DAC的每次最小變化輸出在0.5LSB到1.5LSB之間。如圖DAC的積分和微分線性誤差所示。

抖動(dòng)能量（Glitch Impulse Area） 輸入信號(hào)變化以后在輸出端出現(xiàn)的抖動(dòng)下的 最大面積。建立時(shí)間（Settling Time） 在最終值的一個(gè)特定的誤差范圍之內(nèi)，輸出經(jīng)歷滿 幅轉(zhuǎn)換所需要的時(shí)間。單調(diào)性 一個(gè)單調(diào)的DAC指隨著輸入數(shù)字碼值增加輸出模擬電平一直增加DAC。如果 最大的DNL控制在0.5LSB以內(nèi)，那么DAC的單調(diào)性自然能得到保證。

偽動(dòng)態(tài)范圍（SFDR） SFDR就是Spurious Free Dynamic Range，即無噪聲和諧波的動(dòng)態(tài)范圍。噪聲和諧波都稱為偽信號(hào)（Spurious）。將輸入的每一位二進(jìn)制代碼按其權(quán)的大小轉(zhuǎn)換成相應(yīng)的模擬量，然后將代表各位的模擬量相加，所得的總模擬量就與數(shù)字量成正比，這樣便實(shí)現(xiàn)了從數(shù)字量到模擬量的轉(zhuǎn)換。

DAC 主要由數(shù)字寄存器、模擬電子開關(guān)、位權(quán)網(wǎng)絡(luò)、求和運(yùn)算放大 器和基準(zhǔn)電壓源（或恒流源）組成。用存于數(shù)字寄存器的數(shù)字量的各 位數(shù)碼，分別控制對(duì)應(yīng)位的模擬電子開關(guān)，使數(shù)碼為 1 的位在位權(quán) 網(wǎng)絡(luò)上產(chǎn)生與其位權(quán)成正比的電流值，再由運(yùn)算放大器對(duì)各電流值求和，并轉(zhuǎn)換成電壓值。

根據(jù)位權(quán)網(wǎng)絡(luò)的不同，可以構(gòu)成不同類型的 DAC，如權(quán)電阻網(wǎng)絡(luò) DAC、R–2R 倒 T 形電阻網(wǎng)絡(luò) DAC 和單值電流型網(wǎng)絡(luò) DAC 等。 權(quán)電阻網(wǎng)絡(luò)DAC 的轉(zhuǎn)換精度取決于基準(zhǔn)電壓VREF，以及模擬電子開 關(guān)、運(yùn)算放大器和各權(quán)電阻值的精度。它的缺點(diǎn)是各權(quán)電阻的阻值都 不相同，位數(shù)多時(shí)，其阻值相差甚遠(yuǎn)，這給保證精度帶來很大困難， 特別是對(duì)于集成電路的制作很不利，因此在集成的 DAC 中很少單獨(dú)使用該電路。
? ? ? ?（責(zé)任編輯：fqj）