本帖最后由 gk320830 于 2015-3-9 20:38 編輯
最近在用adf 4001做一個鎖相環，環路配置好后發現鎖定不了，電荷泵cp 輸出一直在掃描，檢查芯片內部的配置，也沒發現什么問題，分頻輸出也是正常的，哪位高手用過這個芯片，幫我分析分析吧，期待中。。。
2010-09-14 08:52:16
，能夠減少對硬件電路參數的依賴，易于實現，而且控制方便。所以在逆變器并網中應用很多，但是數字鎖相環也存在穩定性差，對過零檢測電路要求高的問題。下面結合筆者所作光伏并網逆變器的結構，提出了增加鎖相環穩定性
2018-12-03 14:01:24
堆疊著鑒相、同相積分、中相積分、濾波等專用名詞。這些概念距離硬件設計實現數字鎖相環較遠。Div20PLL Port(clock : in std_logic; --80M local clkflow
2012-01-12 15:29:12
數字鎖相環設計源程序PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), Fo(Q5)是本地輸出頻率.目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致, 時鐘上升沿鎖定在數據的上升和下降沿上；頂層文件是PLL.GDF
2009-12-18 10:37:37
鎖相環仿真，可以參考一下！
2012-08-13 09:11:17
要實現鎖相環的基本原理及工作狀態，如何編寫程序呢？
2014-06-11 21:33:38
硬件鎖相環和軟件鎖相環，這個很好理解，很多東西原來都是直接用硬件電路搞出來，現在有可編程器件了，再利用軟件來實現。傳統的硬件鎖相環在如諧波、頻率突變、相位突變等電壓畸變以及三相電壓不平衡情況下，很難
2015-01-04 22:57:15
聽說鎖相環可以倍頻，倍頻時輸入輸出頻率都不一樣，如何鎖相呢？
2023-04-24 10:14:34
關于鎖相環怎么選型，1MHz以下的自動頻率跟蹤，應該選擇哪種鎖相環比較好?
2023-10-08 08:00:22
保證環路所要求的性能， 增加系統的穩定性。壓控振蕩器受濾波器輸出的電壓控制， 使得壓控振蕩器的頻率向輸入信號的頻率靠攏， 也就是使差拍頻率越來越低， 直至消除頻率差而鎖定。鎖相環在開始工作時， 通常輸入
2022-06-22 19:16:46
對于鎖相環部分一直有個疑問：1）鑒相器是根據輸入信號和輸出信號的相位差來輸出一個電壓，通過LP后，控制壓控振蕩器的頻率輸出2）假如輸入鑒相器的頻率不同，那么電路是如何根據相位差來判斷頻率之間的差值呢？也就是相位差與頻率差之間的關系是怎樣的？ 有木有相關的資料可以參考？或是請大牛們解釋下，多謝啦
2017-07-27 09:03:46
本帖最后由 gk320830 于 2015-3-7 20:18 編輯
鎖相環的原理,特性與分析所謂鎖相環路，實際是指自動相位控制電路（APC），它是利用兩個電信號的相位誤差，通過環路自身調整作用，實現頻率準確跟蹤的系統，稱該系統為鎖相環路，簡稱環路，通常用PLL 表示。
2008-08-15 13:18:46
電荷泵鎖相環的基本原理是什么？電荷泵鎖相環的噪聲模型與相位噪聲特性是什么？電荷泵鎖相環的相位噪聲與環路帶寬關系是什么？
2021-06-07 06:57:53
本帖最后由 zhihuizhou 于 2011-12-21 17:43 編輯
鎖相環PLL原理與應用 第一部分：鎖相環基本原理 一、鎖相環基本組成 二、鑒相器(PD) 三
2011-12-21 17:35:00
那個對講機的鎖相環的程序怎么寫？是基于STM32單片機的，鎖相環芯片使用的是LMX2337
2014-04-09 08:18:49
頻率的自動跟蹤，所以鎖相環通常用于閉環跟蹤電路。鎖相環在工作的過程中，當輸出信號的頻率與輸入信號的頻率相等時，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環名稱的由來...
2022-01-11 06:34:28
本人在進在做鎖相環的仿真，進行頻率跟蹤的用的，可是怎么做都放不出波形，可有會仿真鎖相環的？
2014-06-23 11:14:38
頻率合成器的主要性能指標鎖相環頻率合成器原理鎖相環頻率合成器捕捉過程的分析與仿真
2021-04-22 06:27:35
如題，AD9957的鎖相環一直失鎖，不用鎖相環輸出點頻信號時正常的，用了鎖相環后，PLL_LOCK信號一直為低，sync_clk輸出信號也不是穩定的周期信號，環路濾波器的值有點誤差，因為現有的器件沒有那么精確的電容電阻值，問下鎖相環的控制除了控制CFR3之外還有別的要注意的么？
2018-12-10 09:30:24
求助，CD4046鎖相環的參數要怎么設計呀？我設計的時候是根據datasheet設計的，可是用protues仿真的時候，在中心頻率也入不了鎖，引腳1輸出總是一高一低，然后把輸入信號的電壓調大后，不管
2020-10-11 13:02:47
該文章是完全原創，用最簡潔的語言講清楚FPGA實現負反饋的精要。震撼！FPGA實現負反饋控制純數字鎖相環！.zip (225.26 KB )
2019-04-30 04:50:41
LabVIEW鎖相環（PLL） 鎖相環是一種反饋電路，其作用是使得電路上的時鐘和某一外部時鐘的相位同步。PLL通過比較外部信號的相位和由壓控晶振（VCXO）的相位來實現同步的，在比較的過程中，鎖相環
2022-05-31 19:58:27
原理實現的頻率及相位的同步技術，其作用是將電路輸出的時鐘與其外部的參考時鐘保持同步。當參考時鐘的頻率或相位發生改變時，鎖相環會檢測到這種變化，并且通過其內部的反饋系統來調節輸出頻率，直到兩者
2021-11-04 08:57:18
PLL(鎖相環)電路原理是什么？
2022-01-21 07:03:37
`可編程鎖相環（PLL）解決方案有多種尺寸和類型可供選擇。 PLL以整數N或小數N形式提供同時根據帶寬利用無源或有源環路濾波器。 可以通過3線串行接口對其進行快速編程同時提供非常低的雜散抑制和較小
2021-04-03 17:00:58
概述：SC9257是杭州士蘭微電子生產的一款數字調諧系統鎖相環（PLL FOR DTS）。該SC9257是鎖相環（PLL）的LSI數字調諧系統（DTS）與內置的2模數預分頻器。所有功能都通過3根串行
2021-05-18 07:27:48
信號源的任何應用的理想選擇，并且利用微帶或陶瓷諧振器拓撲結構可提供出色的相位噪聲性能。測試儀器雷達系統SFS10500H-LF鎖相環SFS10625H-LF鎖相環SFS10640H-LF鎖相環
2021-04-03 17:05:46
a[10]=[0]，用觀察窗口觀察變量時，只有a[0]=0，其他值仍然是隨機值。難道數組的初始化必須對每個元素分別賦值嗎？
2. 單相數字鎖相環的設計。目前我們在進行單相光伏并網逆變器的開發，在對電網相位的跟蹤上處理不是特別好，請問貴司有沒有數字鎖相環的程序包或者相關的說明文檔可以參考？
2018-05-14 03:22:42
labview虛擬鎖相環的跟蹤鎖定時間過長，請問有什么辦法可以解決這個問題
2011-05-17 19:03:34
采用后向Euler數值積分法實現二階鎖相環的一個仿真模型，對二階鎖相環進行仿真，那位大俠做過？可以參考下原代碼不？
2012-05-28 17:21:05
出現輸入信號的過大抖動或頻率變化或短暫信號無輸出后重新恢復，鎖相環能自動重新捕獲重新進入鎖定狀態嗎？3、是否可通過鎖定狀態的輸出管腳來判定是否處于鎖定狀態？在失鎖的狀態下是否可通過全局復位來讓其重新
2018-09-18 11:14:35
Phase-Locked Loop)逐步發展起來。所謂全數字鎖相環，就是環路部件全部數字化，采用數字鑒相器、數字環路濾波器、數控振蕩器構成鎖相環路，并且系統中的信號全是數字信號。與傳統的模擬電路實現的鎖相環
2010-03-16 10:56:10
有沒有大神有用Verilog代碼寫的數字鎖相環程序呀，求 。謝謝
2017-07-05 22:54:56
鎖相環路是一種反饋控制電路，簡稱鎖相環（PLL）。許多電子設備要正常工作，通常需要外部的輸入信號與內部的振蕩信號同步，利用鎖相環路就可以實現這個目的。鎖相環通常由鑒相器（PD）、環路濾波器（LF
2019-03-17 06:00:00
小弟需要對正弦信號進行鎖相，就是鎖相環的輸入輸出都是正弦信號，有合適的芯片嗎？最好給點資料，小弟急需！！還有芯片要可以外接倍頻單元。在此謝過了！！！
2011-03-13 09:46:00
中港揚盛變頻電源的頻率跟蹤控制電路采用集成，鎖相環節實現無相差的頻率跟蹤控制。將負載電壓或電流相位作為鎖相環的輸入信號，鎖相環的輸出作為逆變器的驅動信號，以實現逆變器對負載的頻率跟蹤。霍爾電流
2021-11-15 08:15:05
一、內容繼續無霍爾的學習，根據原理及仿真，了解相關原理和實現方法。二、知識點1.基于鎖相環的轉子位置估計反正切函數的轉子位置估算由于是根據估算的擴展反電動勢進行計算的，但是由于滑模控制在滑動模態下
2021-08-27 06:54:13
與壓控振蕩器輸出信號頻差為零，相位差不再隨時間變化，此時誤差控制電壓為一固定值，壓控振蕩器輸出頻率與輸入信號頻率相等，即fout=(N/R)*fin。鎖相環基本原理框圖如圖1所示。鎖相環主要結構由
2018-09-06 14:32:13
摘要：數字三相鎖相環中含有大量乘法運算和三角函數運算，占用大量的硬件邏輯資源。為此，提出一種數字三相鎖相環的優化實現方案，利用乘法模塊復用和CORDIC算法實現三角函數運算，并用Vetilog
2019-06-27 07:02:23
下的跟蹤;另外,也有研究人員提出了增強型鎖相環(EPLL)方案,即每個鎖相環通過帶通濾波器產生一對正交信號v和jv,能夠獲取電壓正序分量,并且電網基頻采樣能力較強。本文提出基于雙dq坐標系的自解耦三相鎖...
2021-09-06 09:24:01
隨著集成電路技術的不斷進步，數字化應用逐漸普及，在數字通信、電力系統自動化等方面越來越多地運用了數字鎖相環。它的好處在于免去了模擬器件的繁瑣，而且成本低、易實現、省資源。本文綜合以上考慮，在一片FPGA中以Quartus II為平臺用VHDL實現了一個全數字鎖相環功能模塊，構成了片內鎖相環。
2019-10-10 06:12:52
全數字鎖相環由那幾部分組成？數字鎖相環的原理是什么？如何采用VHDL實現全數字鎖相環電路的設計？
2021-05-07 06:14:44
如果我輸入的信號里面有高頻和低頻噪聲，假設離我要提取的基頻信號較遠。鎖相環怎么能識別我要的基頻信號，而不是去跟蹤高頻或者低頻噪聲信號？看書沒看明白，請解答。謝謝。
2023-04-24 10:20:49
，與傳統鎖相相比，能夠減少對硬件電路參數的依賴，易于實現，而且控制方便。所以在逆變器并網中應用很多，但是數字鎖相環也存在穩定性差，對過零檢測電路要求高的問題。下面結合筆者所作光伏并網逆變器的結構，提出
2018-12-05 09:53:26
fpga中的用鎖相環產生時鐘信號相比于用計數器進行分頻有哪些優點，看fpga中鎖相環的結構，其前期的輸入信號和后期的輸出信號不也是通過計數器進行分頻實現的嗎
2014-10-06 10:46:05
模擬鎖相環與數字鎖相環的主要區別在哪里？
2023-04-24 10:48:52
經典數字鎖相環路結構及工作原理是什么？改進的數字鎖相環結構及工作原理是什么怎樣對改進的數字鎖相環進行仿真？
2021-04-20 06:47:12
數字鎖相環頻率合成系統的工作原理CPU控制數字鎖相環頻率合成系統FPGA實現
2021-04-09 06:20:37
大家好，我的課題是要用FPGA做一個高精度鎖相環。這個數字鎖相環的工作原理為：正弦模擬信號通過低通濾波器后，經過模數轉換器（ADC）轉化為數字信號，與NCO（數控振蕩器） 的輸出信號相乘后濾波，從而
2016-08-15 11:31:56
小的做畢業設計遇到的瓶頸，我要設計一個實現位同步的電路，基帶信號是1khz，載波是10khz，圖中紅線是基帶信號，黃色的是我經過低通，微分，整流后出來的信號，現在我需要用一個鎖相環實現窄帶濾波器的功能，把黃色信號變成頻率和基帶信號1khz一樣的位定時信號，該如何實現，求大神附圖，感激不盡！！！
2013-05-16 17:26:46
最近在搞鎖相環，總是有問題，功能無法實現，特求一個可以鎖住輸入信號頻率為0.01~1Hz的數字鎖相環程序參考參考，最好有注。參數達不到也沒關系，我可以自己修改。謝謝大神們啦！
2016-08-28 17:33:56
。本文就將為大家介紹在DSP系統中如何有效避免噪聲和EMI產生，對其中的電源隔離和鎖相環進行介紹。 電源隔離和鎖相環 如何實現最佳供電是控制噪聲和輻射的最大挑戰。動態負載開關環境很復雜，包括的因素
2018-11-30 17:14:11
本文介紹了電荷泵鎖相環電路鎖定檢測的基本原理，通過分析影響鎖相環數字鎖定電路的關鍵因子，推導出相位誤差的計算公式。并以CDCE72010 為例子，通過實驗驗證了不合理的電路設計或外圍電路參數是如何影響電荷泵鎖相環芯片數字鎖定指示的準確性。
2021-04-20 06:00:37
簡易數字信號傳輸性能分析儀鎖相環資料
2015-07-20 23:40:43
請教一下大神鎖相環是如何實現倍頻的？
2023-04-24 10:15:39
數字鎖相環可以用于鎖定正弦信號嗎？
2019-02-18 07:38:23
數字鎖相環的參考信號可以是正弦信號嗎
2018-08-18 06:55:49
工程師您好：ADF4351內部集成VCO振蕩器，如果結合外部環路濾波器和外部參考時鐘頻率能構成數字鎖相環嗎？如果不能是不是因為ADF4351內部沒有鑒相器，如果我想做數字鎖相環還要和ADF4002合用嗎？能實現位同步嗎？期待您們的答復！
2018-09-14 14:23:29
怎么設計一種無鎖相環的交流電壓全周期過零檢測電路？無鎖相環電壓全周期過零檢測電路原理是什么？如何設置交流電壓全周期過零檢測電路系統仿真參數？
2021-04-14 06:41:47
軟件鎖相環的基本模型軟件鎖相環的數學模型多速率條件下的軟件鎖相環軟件鎖相環的DSP實現
2021-04-21 07:22:49
我剛接觸鎖相環沒多長時間,最近想使用ADF4106搭建一個雙環鎖相環,我閱讀的資料都沒有說主環路環路濾波器參數計算問題,我想咨詢專家ADIsimPLL是否可以仿真計算雙環鎖相環,如果可以具體怎么考慮,如果可以告訴我一些主環路環路帶寬的知識就更好了.
2019-03-07 10:34:03
本帖最后由 gk320830 于 2015-3-7 16:40 編輯
高速數字鎖相環的原理及應用
2012-08-17 10:47:04
智能全數字鎖相環的設計
摘要： 在FPGA片內實現全數字
2008-08-14 22:12:51
56 智能全數字鎖相環的設計：在FPGA片內實現全數字鎖相環用途極廣。本文在集成數字鎖相環74297的基礎上進行改進，設計了鎖相狀態檢測電路，配合CPU對環路濾波參數進行動態智能配
2009-06-25 23:32:5772 在分析鎖相環工作原理的基礎上，利用傳遞函數法建立了鎖相環跟蹤誤差的二階等效模型，并對鎖相環的動態頻相跟蹤特性進行了理論分析．利用ＭＡＴＬＡＢ構建了鎖相環的仿真
2010-03-01 18:14:1132 鎖相環被廣泛應用于電力系統的測量和控制中。介紹了一種新型的基于比例積分控制邏輯的全數字鎖相環。通過對其數學模型的分析，闡述了該鎖相環的各項性能指標與設計參數的
2010-07-02 16:54:1030 本文介紹鎖相環及其頻率跟蹤的基本原理,給出二階鎖相環和四階鎖相環的設計依據。在此基礎上,對四階鎖相環實現頻率跟蹤的轉換時間進行了仿真,就如何減小頻率跟蹤的轉換時間
2010-07-29 16:28:1442 本文在分析商用全數字鎖相環的常用技術和低頻信號的特點后，提出一種適用于低頻信號的基于CPLD的鎖相環實現方法。
2010-08-06 14:39:19118 鎖相環路跟蹤特性的測量方法:鎖相環路的跟蹤特性是可以測量的。以CMOS集成鎖相環路5G4046構成的跟蹤濾波器如圖6-2(a)。在電源電壓為10V，中心頻率fo=1
2008-04-21 11:53:40
1225 
頻率跟蹤的 鎖相環電路 由專用鎖相芯片CD4046和分頻芯片CD4040組成，以實現工頻信號的鎖相倍頻，分頻比為1/64。在工頻信號恰好為50 Hz的情況下，該電路的鎖相倍頻頻率為5064=3 200 Hz，相
2011-10-26 11:17:478574 
基于FPGA的數字鎖相環設計與實現技術論文
2015-10-30 10:38:359 新型數字鎖相環在三相電壓型SVPWM整流器中的應用
2016-03-30 14:59:5924 Xilinx FPGA工程例子源碼：用FPGA實現數字鎖相環
2016-06-07 15:07:4537 鎖相環就是鎖定相位的環路，它一種典型的反饋控制電路，利用外部輸入的參考信號控制環路內部振蕩信號的頻率和相位，實現輸出信號頻率對輸入信號頻率的自動跟蹤，一般用于閉環跟蹤電路。
2017-07-24 15:07:1227907 
鎖相環路是一種反饋控制電路，簡稱鎖相環（ PLL）。鎖相環的特點是：利用外部輸入的參考信號控制環路內部振蕩信號的頻率和相位。因鎖相環可以實現輸出信號頻率對輸入信號頻率的自動跟蹤， 所以鎖相環通常
2020-08-06 17:58:2524 因鎖相環可以實現輸出信號頻率對輸入信號頻率的自動跟蹤，所以鎖相環通常用于閉環跟蹤電路。鎖相環在工作的過程中，當輸出信號的頻率與輸入信號的頻率相等時，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環名稱的由來。
2020-11-03 14:55:4914580 
因鎖相環可以實現輸出信號頻率對輸入信號頻率的自動跟蹤，所以鎖相環通常用于閉環跟蹤電路。鎖相環在工作的過程中，當輸出信號的頻率與輸入信號的頻率相等時，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環名稱的由來。
2022-05-10 14:25:197170 模擬鎖相環和數字鎖相環的主要區別在于它們的控制方式不同。模擬鎖相環是通過模擬電路來控制頻率和相位，而數字鎖相環是通過數字信號處理技術來控制頻率和相位。此外，模擬鎖相環的精度較低，而數字鎖相環的精度較高。
2023-02-15 13:47:533623 兩個信號相位同步、頻率自動跟蹤的功能。數字鎖相環不僅具有可靠性好、精度高、環路帶寬和中心頻率編程可調等優點，還解決了模擬鎖相環的直流零點漂移、器件飽和及易受電源和環境溫度變化等缺點，此外還具有對離散
2024-01-02 17:20:25701 
電子發燒友App
工商網監
湘ICP備 2023018690 號
評論